[發明專利]互連結構中形成圖案化金屬硬掩膜的方法有效
| 申請號: | 201210414625.3 | 申請日: | 2012-10-26 |
| 公開(公告)號: | CN103779268A | 公開(公告)日: | 2014-05-07 |
| 發明(設計)人: | 劉煥新 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 北京德琦知識產權代理有限公司 11018 | 代理人: | 牛崢;王麗琴 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 互連 結構 形成 圖案 金屬 硬掩膜 方法 | ||
技術領域
本發明涉及半導體制造領域,尤其涉及一種互連結構中形成圖案化金屬硬掩膜的方法。
背景技術
半導體器件制造技術飛速發展,半導體器件已經具有深亞微米結構,集成電路中包含大量的半導體元件。在如此大規模集成電路中,元件之間的高性能、高密度的連接不僅在單個互連層中互連,而且要在多層之間進行互連。因此,通常提供多層互連結構,其中多個互連層互相堆疊,并且層間介質層置于其間,用于連接半導體元件。常規的方法一般是利用大馬士革雙鑲嵌工藝在層間介質層中形成連接孔(via)和溝槽(trench),然后用導電材料例如銅(Cu)填充所述連接孔和溝槽。這種互連結構已經在集成電路制造中得到廣泛應用。
在現有技術中,尤其當半導體制造工藝節點小于45納米后,為了避免互連線之間的寄生電容,通常采用低介電常數絕緣材料(lowk)作為層間介質層,并且使用圖案化的金屬硬掩膜,如氮化鈦作為屏蔽刻蝕層間介質層形成連接孔,這是由于使用金屬硬掩膜可以減少層間介質層在干法刻蝕形成連接孔過程中的損傷,并保證層間介質層在刻蝕后接觸孔的形貌。
但是使用金屬硬掩膜同樣存在不可避免的缺陷,在典型的互連結構制作時,如圖1a~1d所示,包括如下步驟:在布線層10表面沉積層間介質層ILD11,其中層間介質層ILD11的材料優選為低介電常數絕緣材料,然后在ILD層11上通過物理氣相沉積(PVD)形成金屬硬掩膜層12,其中,優選在ILD層11和金屬硬掩膜層12之間設置用于防止金屬擴散的保護層13,保護層13的材料可以是Teos(正硅酸乙酯),金屬硬掩膜層12的材料優選為氮化鈦,在金屬硬掩膜層12表面形成圖案化的光刻膠14;利用圖案化的光刻膠14對金屬硬掩膜進行刻蝕,去除圖案化的光刻膠14,形成圖案化金屬硬掩膜12’。在通過物理氣相沉積形成金屬硬掩膜層12時由于受物理氣相沉積工藝的限制,對于整片晶圓而言,位于晶圓中間區域的金屬硬掩膜層的厚度要高于晶圓邊緣區域的金屬硬掩膜的厚度,因而形成金屬硬掩膜在不同區域的高度差,并且在形成圖案化的金屬硬掩膜層后該高度差異依然存在,在后續工藝中,由于需要以圖案化的金屬硬掩膜作為屏蔽進行干法刻蝕形成連接孔,在相同的刻蝕工藝條件下,所述的高度差勢必會導致位于晶圓邊緣區域的圖案化的金屬硬掩膜的屏蔽作用小于晶圓中間區域的圖案化金屬硬掩膜的屏蔽作用,使得位于晶圓中間區域的層間介質層在干法刻蝕中形成的連接孔形貌得不到保障,進而導致在填充導電材料時受連接孔形貌影響形成空洞,使得半導體器件的可靠性降低。
發明內容
有鑒于此,本發明提供了一種互連結構中形成圖案化金屬硬掩膜的方法,以解決現有技術中物理氣相沉積形成的金屬硬掩膜在晶圓邊緣區域與晶圓中間區域的厚度存在差異,導致半導體器件可靠性降低的問題。
本發明采用的技術手段如下:一種互連結構中形成圖案化金屬硬掩膜的方法,包括:
提供具有布線層的晶圓;
在布線層表面沉積層間介質層,并在層間介質層上通過物理氣相沉積形成金屬硬掩膜層;
通過濕法刻蝕回刻部分所述金屬硬掩膜層;
在剩余的所述金屬硬掩膜層表面形成圖案化光刻膠;
以圖案化光刻膠作為屏蔽刻蝕剩余的所述金屬硬掩膜層以形成圖案化金屬硬掩膜。
進一步,所述金屬硬掩膜的材料為氮化鈦,所述層間介質層的材料為低介電常數絕緣材料,所述濕法刻蝕劑為過氧化氫與EKC-575混合溶液、取代胺、雜環化合物、二甲亞砜、苯并三唑、二甘醇、N-丁基醚、多羥基烷烴或芳香烴中任意一種或所組成的混合溶液。
進一步,當所述濕法刻蝕劑為過氧化氫與EKC溶液形成體積比為1:2至1:10的混合溶液時,刻蝕溫度為30℃至50℃。
采用本發明所提供的方法,利用濕法刻蝕在被刻蝕物中間位置刻蝕速率高于被刻蝕物邊緣位置的刻蝕速率的性質,對物理氣相沉積形成的金屬硬掩膜進行一次回刻,以得到均勻厚度的金屬硬掩膜層,進而使得圖案化后的金屬硬掩膜在晶圓中間位置和邊緣位置具有均勻的厚度,從而避免了現有技術中由于同一晶圓上金屬硬掩膜的厚度存在差異導致后續干法刻蝕連接孔時得不到良好的刻蝕形貌,使后續填充的導電材料存在空洞,影響半導體器件性能的問題。
附圖說明
圖1a~圖1b為現有技術中形成圖案化硬掩膜的流程結構示意圖;
圖2為本發明一種互連結構中形成圖案化金屬硬掩膜的流程示意圖;
圖3a~圖3c為本發明一種互連結構中形成圖案化金屬硬掩膜的工藝流程結構示意圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210414625.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:節能電水壺
- 下一篇:網絡攝像機及網絡視頻監控系統
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





