[發(fā)明專利]一種非易失性觸發(fā)器陣列及工作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210413808.3
• 申請(qǐng)日: 2012-10-25
• 公開（公告）號(hào): CN102881327A
• 公開（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 景蔚亮;陳邦明
• 申請(qǐng)（專利權(quán)）人: 上海新儲(chǔ)集成電路有限公司
• 主分類號(hào): G11C16/06
• 分類號(hào): G11C16/06;G11C11/56
• 代理公司: 上海麥其知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31257
• 代理人: 董紅曼

技術(shù)領(lǐng)域

本發(fā)明涉及片上芯片系統(tǒng)領(lǐng)域，尤其一種非易失性觸發(fā)器陣列及工作方法。

背景技術(shù)

現(xiàn)有技術(shù)中，在片上系統(tǒng)芯片內(nèi)，數(shù)據(jù)存儲(chǔ)器中會(huì)分出一定的空間用來(lái)做中斷堆棧處理。當(dāng)系統(tǒng)中出現(xiàn)多個(gè)中斷時(shí)，系統(tǒng)會(huì)在處理中斷前會(huì)根據(jù)中斷優(yōu)先級(jí)依次將當(dāng)前現(xiàn)場(chǎng)的PC指針和內(nèi)部數(shù)據(jù)寄存器區(qū)中的數(shù)據(jù)保存到片上數(shù)據(jù)存儲(chǔ)區(qū)中的中斷堆棧區(qū)內(nèi)進(jìn)行保存。在處理完當(dāng)前中斷后，系統(tǒng)將中斷堆棧區(qū)中的數(shù)據(jù)恢復(fù)至寄存器組中，使系統(tǒng)恢復(fù)至中斷前的現(xiàn)場(chǎng)。圖1中顯示的是ARM對(duì)于中斷處理的流程，當(dāng)ARM系統(tǒng)中出現(xiàn)中斷信號(hào)時(shí)，ARM處理器將CPSR寄存器中的數(shù)據(jù)保存一份至SPSR寄存器中，然后改變ARM處理器的模式與狀態(tài)。在PC指針數(shù)據(jù)更新后，把現(xiàn)場(chǎng)數(shù)據(jù)即PC指針和內(nèi)部數(shù)據(jù)寄存器中的數(shù)據(jù)保存到中斷堆棧區(qū)，隨后執(zhí)行中斷，在中斷執(zhí)行完后，把中斷堆棧區(qū)的數(shù)據(jù)恢復(fù)到寄存器中，從而完成了中斷現(xiàn)場(chǎng)恢復(fù)。

現(xiàn)有技術(shù)中，常見的片上系統(tǒng)芯片的數(shù)據(jù)存儲(chǔ)器堆棧不具有掉電可恢復(fù)性，比如靜態(tài)隨機(jī)數(shù)據(jù)存儲(chǔ)單元SRAM。在掉電恢復(fù)后，存儲(chǔ)的數(shù)據(jù)完全丟失，不可恢復(fù)。為了保持?jǐn)?shù)據(jù)不變，當(dāng)系統(tǒng)處理中斷時(shí)，存放堆棧區(qū)的數(shù)據(jù)存儲(chǔ)器需要在任何低功耗模式下一直保持通電的狀態(tài)，這樣就使CPU功耗加大。特別是隨著制造工藝尺寸越來(lái)越小，比如在深亞微米級(jí)40nm，28nm，15nm，甚至尺寸更小的時(shí)候，SRAM的靜態(tài)漏電功耗逐漸增大，甚至超過其動(dòng)態(tài)功耗。

此外，中斷前的現(xiàn)場(chǎng)數(shù)據(jù)被保存到中斷堆棧區(qū)，對(duì)于傳統(tǒng)的這種存儲(chǔ)中斷現(xiàn)場(chǎng)數(shù)據(jù)的存儲(chǔ)單元，比如SRAM存儲(chǔ)1個(gè)bit的數(shù)據(jù)需要6個(gè)晶體管，面積為120F2，占用了很多片上系統(tǒng)芯片的空間。

發(fā)明內(nèi)容

本發(fā)明克服了現(xiàn)有技術(shù)中靜態(tài)漏電功耗過大、中斷堆棧區(qū)面積太大等缺陷，提出了一種非易失性觸發(fā)器陣列。

本發(fā)明提出了一種非易失性觸發(fā)器陣列，包括：

易失性觸發(fā)器陣列，其包括多個(gè)鎖存器單元，用于在上電的情況下鎖存觸發(fā)器的值；

非易失性相變存儲(chǔ)器陣列，其包括由相變存儲(chǔ)器單元組成的陣列，實(shí)現(xiàn)保存所述鎖存器單元中的數(shù)據(jù)；

控制端組，其包括多個(gè)控制端，實(shí)現(xiàn)控制調(diào)節(jié)所述非易失性相變存儲(chǔ)器陣列保存或恢復(fù)所述易失性觸發(fā)器陣列的數(shù)據(jù)；

所述非易失性相變存儲(chǔ)器陣列中的每一列所述相變存儲(chǔ)器單元均與所述易失性觸發(fā)器陣列中的一個(gè)鎖存器單元連接；

所述非易失性相變存儲(chǔ)器陣列中的每一行所述相變存儲(chǔ)器單元均與所述控制端組中的一個(gè)控制端連接。

其中，所述相變存儲(chǔ)器單元包括第一電阻、第二電阻、第一晶體管、第二晶體管、位線與反位線；

所述第一電阻的一端與所述鎖存器單元的一端連接；所述第一電阻的另一端與所述第一晶體管的源極連接；所述第一晶體管的柵極與所述控制端連接；所述第一晶體管的漏極與所述位線連接；

所述第二電阻的一端與所述鎖存器單元的另一端連接；所述第二電阻的另一端與所述第二晶體管的源極連接；所述第二晶體管的柵極與所述控制端連接；所述第二晶體管的漏極與所述反位線連接。

其中，所述相變存儲(chǔ)器單元的相變材料包括鍺銻碲、硅銻碲、鋁銻碲。

其中，通過增加所述相變存儲(chǔ)器單元的相變材料中碲的含量，或是降低所述相變存儲(chǔ)器單元的相變材料中鍺的含量，提高所述相變存儲(chǔ)器單元的編程速度。

本發(fā)明還提出一種非易失性觸發(fā)器陣列的工作方法，包括入棧操作與出棧操作。

其中，所述入棧操作包括：

步驟A1：將所述控制端組中的一個(gè)所述控制端調(diào)節(jié)至高電平；

步驟A2：將與所述控制端連接的所述相變存儲(chǔ)器單元的位線與反位線均接地，調(diào)節(jié)所述控制端的電壓大小，所在行的所述相變存儲(chǔ)器單元的第一電阻或第二電阻中形成編程電流，所述第一電阻或第二電阻被置為低阻態(tài)或高阻態(tài)；

步驟A3：將所述位線與反位線置為高電平，調(diào)節(jié)所述控制端的電壓大小，所在行的所述相變存儲(chǔ)器單元的所述第一電阻或第二電阻中形成編程電流，所述第一電阻或第二電阻被置為高阻態(tài)或低阻態(tài)；與所述相變存儲(chǔ)器單元連接的所述易失性觸發(fā)器陣列中的所述鎖存器單元的兩個(gè)相反值的數(shù)據(jù)被分別保存至所述第一電阻和第二電阻中；

步驟A4：將所述控制端置為低電平。

其中，所述出棧操作包括：

步驟B1：當(dāng)處理完中斷后，對(duì)所述相變存儲(chǔ)器單元的所述位線與反位線預(yù)充電，將與所述相變存儲(chǔ)器單元相連的控制端置為高電平；