[發明專利]存儲器內建自測試電路

有效

• 申請號: 201210413645.9
• 申請日: 2012-10-25
• 公開（公告）號: CN102903393B
• 公開（公告）日: 2017-04-05
• 發明（設計）人: 李鳴
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 鄭瑋

技術領域

本發明關于一種讀出電路，特別是涉及一種用于半導體存儲器電路的讀出電路。

背景技術

隨著半導體工藝尺寸不斷縮小，IC設計的規模越來越大，高度復雜的IC產品正面臨著高可靠性、高質量、低成本以及更短的產品上市周期等日益嚴峻的挑戰。一方面隨著半導體工藝尺寸的縮小，嵌入式存儲器可能存在的缺陷類型越來越多；另一方面，隨著IC產品的復雜度的提高，ROM、RAM、EEPROM在IC產品中的比重越來越大。

嵌入式存儲器的可測試技術技術包括直接測試、用嵌入式CPU進行測試和內建自測試技術(MBIST，Memory-Built-In-Self-Test)。相比其他兩種技術，MBIST有很多優勢，首先它可以實現可測性設計的自動化，自動實現通用存儲器測試算法，達到高測試質量、低測試成本的目的；其次MBIST電路可以利用系統時鐘進行“全速”測試，從而覆蓋更多生成缺陷，減少測試時間；最后它可以針對每一個存儲單元提供自診斷和自修復功能。此外MBIST的初始化測試向量可以在很低成本的測試設備上進行。所以，從高測試質量、低測試成本的角度考慮，MBIST是目前嵌入式存儲器測試設計的主流技術。

圖1為現有技術中MBIST電路的電路示意圖。如圖1所示，測試開始時，機臺通過RESETb引腳向被測芯片或晶圓發送復位信號，將邏輯電路恢復主預設狀態，并通過VPP_TMO引腳向被測芯片或晶圓供電。測試時，機臺按時鐘頻率TCK發送輸入數據TDI，數據在內建自測試電路控制電路解碼后，被機臺送來的觸發信號STROBE觸發，與控制邏輯一起完成對閃存等存儲電路進行測試，測試完成后，測試返回數據或結果在控制邏輯控制下，經測試輸出數據TDO被返回至機臺，機臺再對輸入TDI和輸出TDO進行比較，以判斷閃存等存儲電路是否滿足或達到預期性能。

對于存儲器內建自測試電路，控制引腳的數目直接決定可以同時測試多少裸片，而由上述可見，現有技術的內建自測試電路需要6個引腳，即測試輸入數據TDI，測試輸出數據TDO，測試觸發信號STROBE，測試時鐘TCK，測試電源VPP_TM0以及重置信號RESETb，針卡一般有768個信號毛細針，現有技術的內建自測試電路由于需要6個引腳，因而只能同時測試128個裸片，效率不高。

發明內容

為克服上述現有技術的存儲器內建自測試電路存在的測試效率不高的問題，本發明的主要目的在于提供一種存儲器內建自測試電路，其通過將測試輸入數據及測試輸出數據合并，并通過內部產生測試觸發信號及測試復位信號，節省了3個引腳，使得存儲器內建自測試電路只需三個引腳，提高了測試效率。

為達上述及其它目的，本發明提出一種存儲器內建自測試電路，用于對存儲裝置進行測試，包括：命令解析電路、數據產生電路及方向選擇電路，該命令解析電路一輸入端自該方向選擇電路輸入測試輸入數據，第一引腳接測試時鐘輸入至該命令解析電路，該數據產生電路輸出測試輸出數據至該方向選擇電路，并輸出一方向控制信號至該方向選擇電路以對輸入輸出進行方向選擇，該方向選擇電路通過一第二引腳進行數據的輸入輸出。

進一步地，該測試電路還包括一第三引腳，該第三引腳連接存儲裝置以提供測試電源。

進一步地，該命令解析電路產生并輸出測試觸發信號至該數據產生電路。

進一步地，測試復位信號由該測試電路內部產生并輸至該數據產生電路以便進行復位操作。

進一步地，該方向選擇電路為雙向的輸入輸出單元。

與現有技術相比，本發明一種存儲器內建自測試電路通過方向選擇電路將測試輸入數據TDI及測試輸出數據TDO合并，并內部產生測試觸發信號STROBE及復位信號RESET，本發明僅需3個引腳，節省了三個引腳，提高了測試效率，節省了測試費用。

附圖說明

圖1為現有技術中MBIST電路的電路示意圖；

圖2為本發明一種存儲器內建自測試電路的電路示意圖。

具體實施方式

以下通過特定的具體實例并結合附圖說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點與功效。本發明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節亦可基于不同觀點與應用，在不背離本發明的精神下進行各種修飾與變更。