[發明專利]用于高速板上電路板測試、確認及驗證的集成電路組合

無效

• 申請號: 201210413456.1
• 申請日: 2012-10-25
• 公開（公告）號: CN103596364A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 林熙方
• 申請（專利權）人: 優力勤股份有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H01R12/50
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明涉及一種集成電路裝置，特別是涉及一種集成電路組合（Integrated?circuit?assembly）。

背景技術

現有個人計算機的動態隨機存取存儲器集成電路（DRAM?ICs）是通過焊接的方式設置于主機板上。若焊接于主機板上的任何一個DRAM?IC發生故障，整個主機板必須由個人計算機拆下以更換發生故障的DRAM?IC。在這種情形下，該個人計算機于維修期間將無法使用，造成使用上的不便，再者，維修者須通過解焊的方式方能將故障的DRAM?IC自主機板上移除，對維修者而言相當耗時及費工。此外，于個人計算機出場前的測試驗證階段，若計算機供應商欲測試主機板對不同廠牌、型號的DRAM?IC的相容性，需通過反復焊接、解焊的過程將多種DRAM?IC設置于同一主機板上以進行測試，該反復焊接、解焊的過程對測試者而言相當耗時且費工，且容易對主機板產生損害。另一個方式是將多種DRAM?IC分別焊接于多個主機板上以分別進行測試，但由于需要多個主機板的緣故，此方法將導致測試的成本提高。一種存儲器模塊被用于克服此缺點。該存儲器模塊包括一印刷電路板及多個固設于該印刷電路板并用于分別安裝所述DRAM?ICs的存儲器插座（Memory-mounting?socket），DRAM?IC設置于具有接腳的基板，并通過基板的接腳插接于存儲器插座而設置于該印刷電路板。然而，這種使用存儲器插座的結構具有相當大的厚度，特別是雙列直插式封裝（dual?in-line?package；DIP）存儲器。舉例來說，安裝于一DDR3存儲器模塊且使用CK1G08D3模型的存儲器插座，其厚度高達18mm。因此，此種存儲器插座無法應用于小尺寸的計算機設備。

發明內容

本發明的目的在于提供一種能克服前述先前技術缺點的集成電路組合。

本發明集成電路組合，適于安裝于一外部電路板，該外部電路板形成有多個電氣接點，該集成電路組合包含一主板單元、一子板單元及一集成電路裝置。

該主板單元包括一主電路板及一主連接器單元。該主電路板具有相對的一安裝側表面及一連接側表面，該主電路板的該安裝側表面形成有多個分別對應且分別電連接于該外部電路板的所述電氣接點的電氣接點。該主連接器單元固設于該主電路板的該連接側表面，并具有多個第一導電端子，所述第一導電端子分別對應且分別電連接于該主電路板的該安裝側表面上的所述電氣接點。

該子板單元包括一子電路板及一子連接器單元。該子電路板具有相對的一安裝側表面及一連接側表面，該子電路板的該安裝側表面形成有多個分別對應該主電路板的該安裝側表面上的所述電氣接點的電氣接點。該子連接器單元固設于該子電路板的該連接側表面，且可分離地耦接于該主連接器單元，該子連接器單元具有多個第二導電端子，所述第二導電端子分別對應且分別電連接于該子電路板的該安裝側表面上的所述電氣接點，當該子連接器單元耦接于該主連接器單元時，該子連接器單元的所述第二導電端子分別電連接于該主連接器單元的所述第一導電端子。

該集成電路裝置固設于該子電路板的該安裝側表面上，且具有多個分別電連接于該子電路板的該安裝側表面上的所述電氣接點的電氣接點，使得該集成電路裝置通過該子板單元及該主板單元電連接于該外部電路板。

本發明的有益效果在于：通過該主板單元及該子板單元，該集成電路裝置易于安裝該外部電路板或與該外部電路板分離，因而使該外部電路板與各種不同的集成電路裝置的相容性測試易于進行，從而有效改善測試的便利性及成本。再者，通過該主板單元及該子板單元能易于更換故障的集成電路裝置。此外，該主板單元及該子板單元較背景技術段落所述一般存儲器插座的結構的厚度減少甚多，因此本發明能應用于小尺寸的手持式計算機設備。

附圖說明

圖1是本發明集成電路組合的第一較佳實施例安裝于一外部電路板上的一側視圖。

圖2是該第一較佳實施例的一分解側視圖。

圖3是該第一較佳實施例的一主板單元的一俯視圖。

圖4是該第一較佳實施例的該主板單元的一仰視圖。

圖5是該第一較佳實施例的一子板單元的一俯視圖。

圖6是該第一較佳實施例的該子板單元的一仰視圖。

圖7是本發明集成電路組合的第二較佳實施例安裝于一外部電路板上的一側視圖。

圖8是該第二較佳實施例的一子板單元的一俯視圖。

具體實施方式

下面結合附圖及實施例對本發明進行詳細說明。