[發明專利]在兩總線間進行序列位址位元轉換的裝置有效
| 申請號: | 201210405233.0 | 申請日: | 2012-10-22 |
| 公開(公告)號: | CN103176927A | 公開(公告)日: | 2013-06-26 |
| 發明(設計)人: | 侯慶敏 | 申請(專利權)人: | 聯陽半導體股份有限公司 |
| 主分類號: | G06F13/16 | 分類號: | G06F13/16 |
| 代理公司: | 北京科龍寰宇知識產權代理有限責任公司 11139 | 代理人: | 孫皓晨 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 總線 進行 序列 位址 位元 轉換 裝置 | ||
技術領域
本發明是關于一嵌入式系統,特別是關于一整合多個記憶裝置的嵌入式控制模塊,從而使一芯片組易于對所述多個記憶裝置進行存取。
背景技術
如圖1,一般而言,一系統10包含一芯片組101、一嵌入式控制器103、一第一組記憶裝置105以及一第二組記憶裝置107。所述芯片組101及所述嵌入式控制器103分別對所述第一組記憶裝置105及所述第二組記憶裝置107進行存取。通常所述第一組及所述第二組記憶裝置均為快閃記憶裝置。而一快閃記憶裝置通常容量為一百萬位元組、二百萬位元組、四百萬位元組或八百萬位元組。舉例而言,所述芯片組101需要一個五百萬位元組的記憶裝置而所述嵌入式控制器103需要一個三百萬位元組的記憶裝置。為滿足此一需求,所述第一組記憶裝置105可為單獨一個八百萬位元組的快閃記憶裝置或由一個一百萬位元組及一個四百萬位元組的快閃記憶裝置所組合而成;而所述第二組記憶裝置107可為單獨一個四百萬位元組的快閃記憶體或由一個一百萬位元組及一個二百萬位元組的快閃記憶裝置所組合而成。因此,雖然所述芯片組101及所述嵌入式控制器所需的記憶裝置容量僅為八百萬位元組,實際上卻使用了多于八百萬位元組織記憶裝置,此一狀況不僅提高成本,也占用了額外的實體空間。
另一種狀況則是,一快閃記憶裝置的價格并非正比于其容量;使用一較大的記憶裝置反而不如使用兩個較小的記憶裝置來的節省成本。
因此,必須由一方案使任意組合、分享快閃記憶裝置成為可能,從而降低系統的成本。
發明內容
本發明是用以提供一方案使多個快閃記憶裝置可輕易組合以降低一系統的總成本或增加使用所述等快閃記憶體的使用效率得以提高。
本發明是公開一用以對記憶裝置進行存取的裝置,其中對每個記憶裝置進行存取均使用序列位址位元,所述裝置包括:一第一總線用以傳輸一第一多個序列位址位元,其中所述第一多個序列位址位元的是用以存取一第一記憶裝置;一第二記憶裝置;一第三記憶裝置;一解碼單元,其用以決定所述第一多個序列位址位元所指向的位址是第二記憶裝置或第三記憶裝置,其中所述第一多個序列位址位元是被轉換成一第二多個序列位址位元以對所指向的記憶裝置進行存取。在一實施方法中,所述第一記憶裝置其容量為八百萬位元組;所述第二記憶裝置其容量為四百位元組;所述第三記憶裝置其容量為四百位元組。
在一實施方法中,一芯片組控制器是被連接至前述裝置的所述第一總線,其中所述第一總線包含一第一脈沖、一第一序列輸入端、一第一序列輸出端及一第一芯片選擇端(Chip?select)以對所述第一記憶裝置進行存取;且上述裝置中的解碼單元是在一嵌入式控制器中,其中所述嵌入式控制器是被連接至所述第一總線,且分別經由一第二總線及一第三總線連接至所述第二記憶裝置及所述第三記憶裝置,其中一讀/寫指令被所述嵌入式控制器中的所述解碼單元重導向至所述第二或所述第三記憶裝置。
在本發明的一實施方法中,一芯片組控制器是經由一共用總線連接至一多個快閃記憶裝置,所述共用總線包含一選擇信號用以選擇所述多個快閃記憶裝置中的每一個;且當所述芯片組控制器將其每一輸出端設定為三態(tri-state)以與所述共用總線隔離時,所述嵌入式控制器可經由所述共用總線對所述第一多個記憶裝置進行存取。因此,所述嵌入式控制器得輕易對每一快閃記憶裝置進行程序化的操作。此外,所述嵌入式控制器亦可另外單獨連接至一第二多個快閃記憶裝置。
在本發明的一實施方法中,一系統包含一芯片組、一嵌入式控制器、一第一記憶裝置以及一第二記憶裝置。所述芯片組連接至所述嵌入式控制器。而所述第一及所述第二記憶裝置亦連接至所述嵌入式控制器。所述嵌入式控制器對所述二個記憶裝置進行重分配,使所述第一記憶裝置的全部及所述第二記憶裝置的一部分可被所述芯片組所存取,而所述第二記憶裝置的其他部分則被分配給所述嵌入式記憶裝置。
從以下對某些具體實施例的解說及其相應的圖示,將可輕易了解本發明其他目標、技術內容、技術特征及優點。
附圖說明
圖1是一通用系統的架構圖;
圖2是用以說明本發明中的一嵌入式控制器如何動作;
圖3是用以描述如何應用本發明進行一讀/寫操作;
圖4A~圖4C是本發明的一較佳實施例;
圖5A及圖5B是用以描述一第一種位址位元重分配的方法及其流程;以及
圖6A及圖6B是用以描述一第二種位址位元重分配的方法及其流程。
附圖標記說明:
10-周長線長模型的線長估計結果。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯陽半導體股份有限公司,未經聯陽半導體股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210405233.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:光下行鏈路系統
- 下一篇:一種控制終端設備接入無線網絡的方法及系統





