[發(fā)明專利]SRAM的存儲單元

有效

• 申請?zhí)枺?/td>: 201210398530.7
• 申請日: 2012-10-18
• 公開（公告）號: CN103778953A
• 公開（公告）日: 2014-05-07
• 發(fā)明（設計）人: 潘勁東;方偉;丁艷;魏芳偉;陳雙文
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京德琦知識產(chǎn)權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發(fā)明涉及芯片安全領域，特別涉及一種針對SRAM（Static?RAM，靜態(tài)隨機讀寫存儲器）防止功耗分析攻擊的存儲單元。

背景技術

安全性問題已經(jīng)成為當前許多芯片設計的首要考慮的問題。尤其對于基于具有一定規(guī)律的運算法則所設計的設備來說，被盜用內部相關數(shù)據(jù)的風險變得越來越高。比如一些低端處理器、感應器和智能卡等采用特定運算法則的產(chǎn)品，尤其是如今廣泛應用的非接觸式的智能卡，其安全性的問題面臨著很大的危險。

隨著智能卡的應用范圍逐步擴大，對安全性的問題的要求越來越高，不僅要求保證數(shù)據(jù)等的安全性，而且在此基礎上還要降低功耗，節(jié)約成本。對智能卡的安全性造成威脅的方面很多，主要有邏輯攻擊、物理攻擊、旁路攻擊、對傳送方面的攻擊等，尤其是旁路攻擊中的功耗分析攻擊（PAA，PowerAnalysisAttack），易于實現(xiàn)，對智能卡的安全性有很大的威脅。因此針對功耗分析攻擊的研究一直是智能卡安全問題研究的熱點。

SRAM是智能卡等各類芯片中的重要組成部分，其主要作用為數(shù)據(jù)存儲。在包括SRAM的各種智能卡以及各類芯片的實現(xiàn)電路在運行過程中會泄漏一些運算時間、電磁輻射、功耗等方面的信息，透過這類信息，可以進行分析以獲得智能卡等芯片中的敏感數(shù)據(jù)或者密鑰等，這種方法被稱之為旁路攻擊（SCA，Side?Channel?Attacks）。其中利用功耗信息的旁路攻擊稱為功耗分析攻擊，該方法可低成本、快速、無損地提取出密碼芯片中的密鑰等關鍵數(shù)據(jù)，對智能卡的安全性構成巨大的威脅。

目前，對于功耗分析攻擊所采取的對策主要有兩大方面，軟件方法和硬件方法，并且多數(shù)的研究集中在軟件方面的應用上。軟件方法主要是通過對某一系統(tǒng)的功耗，隨機或者相對其他的部分保持一致。但是這些軟件方法一般是針對特定的運算法則而設計，應用范圍不廣，而且會有很大的性能犧牲，如果有更為高級的攻擊手法，這些對策則會更加的易于被攻破。硬件方法，主要是指采用自同步的雙軌邏輯單元、動態(tài)或者差分邏輯單元等。盡管如此，這些方法同樣犧牲了很大的性能指標，更糟糕的是這些方法可能帶來更多的風險，例如使系統(tǒng)更易于遭受時序攻擊等，并且這些方法并不是把存儲器的安全性作為第一位來考慮。另外，還有一些硬件方法是從結構層面上進行考慮，這對于寄存器隨機重命名或者在指令窗口對指令進行處理來說都會使得功耗分析攻擊變得困難。但是這些方法并不適合低端處理器，因為這些低端處理器并不具有寄存器重命名機制或者沒有大的指令窗口實現(xiàn)無序執(zhí)行。

雖然，當前針對功耗分析攻擊的研究一直是智能卡安全領域的熱點。但是所采取的對策主要都是針對整個存儲器的或者針對I/O（輸入/輸出）模塊等等，而對于具體的存儲單元的研究卻很少提及。因此，針對于功耗分析攻擊的防范，對于存儲單元而言還有待改進之必要。

如圖1所示，為現(xiàn)有技術中的一種SRAM的存儲單元電路結構示意圖。該存儲單元為一常見的6管存儲單元。其中，第一MOS（Metal?Oxide?Semiconductor，金屬氧化物半導體）晶體管M1、第二MOS晶體管M2、第五MOS晶體管M5和第六MOS晶體管M6為NMOS（N?Metal?Oxide?Semiconductor，N型金屬氧化物半導體）晶體管，第三MOS晶體管M3和第四MOS晶體管M4為PMOS（P?Metal?Oxide?Semiconductor，P型金屬氧化物半導體）晶體管。其中，第三MOS晶體管M3的漏極和第四MOS晶體管M4的源極均與第一電源電壓VDD電連接；第三MOS晶體管M3的源極、第四MOS晶體管M4的柵極、第一MOS晶體管M1的漏極、第二MOS晶體管M2的柵極以及第五MOS晶體管M5的源極電連接于第一存儲節(jié)點A；第四MOS晶體管M4的漏極、第三MOS晶體管M3的柵極、第二MOS晶體管M2的漏極、第一MOS晶體管M1的柵極以及第六MOS晶體管M6的源極電連接于第二存儲節(jié)點B；第一MOS晶體管M1的源極和第二MOS晶體管M2的源極均接地；第五MOS晶體管M5的柵極和第六MOS晶體管M6的柵極均與字線WL（Word?Line）電連接；第五MOS晶體管M5的漏極與位線BL（Bit?Line）電連接，第六MOS晶體管M6的漏極與反位線BLX電連接。