[發(fā)明專利]SRAM的存儲(chǔ)單元

有效

• 申請(qǐng)?zhí)枺?/td>: 201210398530.7
• 申請(qǐng)日: 2012-10-18
• 公開（公告）號(hào): CN103778953A
• 公開（公告）日: 2014-05-07
• 發(fā)明（設(shè)計(jì)）人: 潘勁東;方偉;丁艷;魏芳偉;陳雙文
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司 11018
• 代理人: 牛崢;王麗琴

1.一種SRAM的存儲(chǔ)單元，其特征在于，包括：

用于信息存儲(chǔ)的存儲(chǔ)電路，分別與字線WL、位線BL和反位線BLX電連接；

用于平衡流經(jīng)所述存儲(chǔ)電路電流的電流平衡電路，連接于所述存儲(chǔ)電路的接地點(diǎn)和接地端之間。

2.根據(jù)權(quán)利要求1所述的SRAM的存儲(chǔ)單元，其特征在于，所述電流平衡電路包括：

一第七M(jìn)OS晶體管，其漏極與所述存儲(chǔ)電路的接地點(diǎn)電連接，其源極與接地端電連接，其柵極用于接收列選信號(hào)CS；

一第八MOS晶體管，其漏極與所述存儲(chǔ)電路的接地點(diǎn)電連接，其源極與接地端電連接，其柵極用于接收行選信號(hào)RS。

3.根據(jù)權(quán)利要求2所述的SRAM的存儲(chǔ)單元，其特征在于：

所述第七M(jìn)OS晶體管和第八MOS晶體管均為NMOS晶體管。

4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的SRAM的存儲(chǔ)單元，其特征在于，所述存儲(chǔ)電路包括：

一第一MOS晶體管，其漏極電連接于第一存儲(chǔ)節(jié)點(diǎn)，其源極與所述接地點(diǎn)電連接，其柵極電連接于第二存儲(chǔ)節(jié)點(diǎn)；

一第二MOS晶體管，其漏極電連接于所述第二存儲(chǔ)節(jié)點(diǎn)，其源極與所述接地點(diǎn)電連接，其柵極電連接于所述第一存儲(chǔ)節(jié)點(diǎn)；

一第三MOS晶體管，其漏極電連接于第一電源電壓VDD，其源極電連接于所述第一存儲(chǔ)節(jié)點(diǎn)，其柵極電連接于所述第二存儲(chǔ)節(jié)點(diǎn)；

一第四MOS晶體管，其源極電連接于所述第一電源電壓VDD，其漏極電連接于所述第二存儲(chǔ)節(jié)點(diǎn)，其柵極電連接于所述第一存儲(chǔ)節(jié)點(diǎn)；

一第五MOS晶體管，其漏極電連接于位線BL，其源極電連接于所述第一存儲(chǔ)節(jié)點(diǎn)，其柵極電連接于字線WL；

一第六MOS晶體管，其漏極電連接于反位線BLX，其源極電連接于所述第二存儲(chǔ)節(jié)點(diǎn)，其柵極電連接于所述字線WL。

5.根據(jù)權(quán)利要求4所述的SRAM的存儲(chǔ)單元，其特征在于：

所述第一MOS晶體管、第二MOS晶體管、第五MOS晶體管和第六MOS晶體管均為NMOS晶體管，所述第三MOS晶體管和第四MOS晶體管均為PMOS晶體管。