[發明專利]半導體封裝件及其制法

有效

• 申請號: 201210394739.6
• 申請日: 2012-10-17
• 公開（公告）號: CN103715165B
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 陳嘉成;何祈慶;唐紹祖;劉宇哲;蔡瀛洲
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/60;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發明涉及一種半導體封裝件，尤指一種以無承載件的方式承載芯片的半導體封裝件及其制法。

背景技術

傳統以導線架作為芯片承載件的半導體封件的型態及種類繁多，就四邊扁平無導腳(Quad Flat Non-leaded,QFN)半導體封裝件而言，其特征在于未設置有外導腳，即未形成有如現有四邊形平面(Quad Flat package,QFP)半導體封裝件中用以與外界電性連接的外導腳，如此將得以縮小半導體封裝件的尺寸。然而伴隨半導體產品輕薄短小的發展趨勢，傳統導線架的QFN封裝件往往因其封裝膠體厚度的限制，而無法進一步縮小封裝件的整體高度。因此，業界便發展出一種無承載件(carrier)的半導體封裝件，冀借由減低習用的導線架厚度，以令其整體厚度得以較傳統導線架式封裝件更為輕薄，如圖1D所示。

圖1A至圖1D為現有半導體封裝件1的制法的剖面示意圖。

如圖1A所示，蝕刻移除一金屬載板10的部分材質，以形成多個打線墊101與多個置晶墊102。

如圖1B所示，形成一綠漆防焊層11于該金屬載板10上，并使該打線墊101與置晶墊102外露出該防焊層11，再覆蓋一抗氧化層15于該打線墊101與置晶墊102上。

如圖1C所示，借由粘著材料171置放一半導體芯片17于該置晶墊102上，并利用多條例如金線的焊線170電性連接該半導體芯片17與打線墊101，再形成封裝膠體18于該防焊層11上，以包覆該半導體芯片17與焊線170。

如圖1D所示，蝕刻移除該金屬載板10，以露出該打線墊101與置晶墊102的下表面。

然而，現有半導體封裝件1的制法中，該些焊線170需相互跨接，如圖1D’所示，所以該些焊線170之間容易相接觸而造成短路。

此外，該焊線170具有弧高、弧長的限制，致使該些打線墊101的布設靈活性受限于該焊線170的打線范圍。

再者，如圖1D’所示，部分外圈打線墊101與該半導體芯片17的電極墊17a間的距離較遠，因而打線距離較長，所以需形成較長的焊線170，以致無法節省該焊線170的使用量，致使該半導體封裝件1的制作成本難以降低，且該半導體封裝件1的尺寸亦難以進一步微小化。

為了進一步改進前述現有半導體封裝件1的缺失而使封裝結構更微小化，遂發展出一種制法，如圖2A至圖2E所示，其為現有半導體封裝件2的另一種制法的剖面示意圖。

如圖2A所示，電鍍形成一線路層24于一銅載板20上，且該線路層24具有多個焊墊241、多個電性連接墊242與置晶墊243，此外形成該線路層24的材質為鈀、鎳、鈀及金材(Pd/Ni/Pd/Au)堆棧。

如圖2B所示，借由例如銀膠的粘著材料271置放至少一半導體芯片27于該置晶墊243上，且該半導體芯片27以多條焊線270電性連接該些焊墊241。

接著，形成封裝膠體28于該銅載板20上，以包覆該半導體芯片27與該線路層24。

如圖2C所示，借由該線路層24底部的金材作為止蝕部，以蝕刻移除該銅載板20。

如圖2D所示，于該焊墊241、電性連接墊242與置晶墊243上形成一極薄銅層25，再形成一如綠漆的防焊層21于該封裝膠體28上，并形成多個開孔210于該防焊層21上，以令該些電性連接墊242上的極薄銅層25與該置晶墊243上的部分極薄銅層25外露于該些開孔210。

如圖2E所示，利用該極薄銅層25電鍍形成多個焊球29于該開孔210中的極薄銅層25上。

然而，現有半導體封裝件2的制法中，因需先形成該線路層24，再形成該防焊層21，所以該防焊層21會覆蓋該線路層24的部分材質。當該些焊球29形成后，因該防焊層21與該線路層24的金材間（該銅層25極薄，可忽略其應力影響）的結合性不佳，導致該防焊層21易于該開孔210處周圍發生脫層現象，致使該半導體封裝件2具有落球（Ball drop fail）的信賴度問題。

此外，現有半導體封裝件2的制法中，因使用金材形成該線路層24，所以難以降低該半導體封裝件2的制作成本。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺陷，本發明的主要目的在于提供一種半導體封裝件及其制法，能提高該半導體封裝件的可靠度及能使封裝體積更微小化。