[發(fā)明專利]半導(dǎo)體器件制造方法有效
| 申請?zhí)枺?/td> | 201210393669.2 | 申請日: | 2012-10-16 |
| 公開(公告)號: | CN103730369B | 公開(公告)日: | 2017-12-12 |
| 發(fā)明(設(shè)計)人: | 尹海洲;趙治國 | 申請(專利權(quán))人: | 中國科學(xué)院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28 |
| 代理公司: | 北京藍(lán)智輝煌知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體器件制造方法,更具體地,涉及一種能有效改進(jìn)柵極剖面的MOSFET制造方法。
背景技術(shù)
隨著MOSFET等半導(dǎo)體器件尺寸持續(xù)等比例縮減,傳統(tǒng)的氧化硅柵極絕緣層和摻雜多晶硅的柵極導(dǎo)電層構(gòu)成的柵極堆疊結(jié)構(gòu)已經(jīng)無法適用于小尺寸器件。采用高k材料(HK)以降低有效柵氧厚度(EOT)、采用金屬柵極(MG)以有效調(diào)節(jié)柵極功函數(shù),這種HK/MG結(jié)構(gòu)成為目前業(yè)界的主流設(shè)計。相對于前柵工藝而言,形成假柵極堆疊、沉積層間介質(zhì)層(ILD)、去除假柵極堆疊留下柵極溝槽、沉積最終HK/MG柵極堆疊的后柵工藝,由于可以更精細(xì)控制柵極尺寸并且避免高溫效應(yīng)(例如在激活多晶硅中摻雜劑、或者降低高k材料界面缺陷而退火時使得器件中其他雜質(zhì)發(fā)生遷移等等),成為HK/MG結(jié)構(gòu)制造的主流方法。
然而,采用例如反應(yīng)離子刻蝕(RIE)等干法刻蝕去除假柵極堆疊時,由于刻蝕工藝的控制較復(fù)雜,例如刻蝕終點的選取、刻蝕速率的調(diào)整、刻蝕選擇比的選取等等,往往難以獲得完全垂直的柵極溝槽,而通常具有傾斜的側(cè)壁,這種傾斜側(cè)壁在稍后沉積金屬材料填充柵極時容易造成填充率低、出現(xiàn)孔隙等問題。而采用TMAH濕法腐蝕多晶硅、非晶硅材質(zhì)的假柵極時,雖然能形成較為垂直的側(cè)壁,但是容易在溝槽底部以及拐角處存在一定量的過刻蝕也即拐角襯底侵蝕,增大了溝道區(qū)表面的缺陷,改變了器件的性能。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明的目的在于克服上述問題,在提高柵極剖面形態(tài)的垂直度的同時,還能避免底部拐角襯底侵蝕,有效提高器件的性能和可靠性。
實現(xiàn)本發(fā)明的上述目的,是通過提供一種半導(dǎo)體器件制造方法,包括:在襯底上形成單晶刻蝕停止層和單晶假柵極層;濕法腐蝕假柵極層,形成假柵極圖形;在假柵極圖形周圍形成柵極側(cè)墻;濕法腐蝕去除假柵極圖形,留下柵極溝槽;在柵極溝槽中形成柵極堆疊。
其中,采用外延生長形成刻蝕停止層和假柵極層。
其中,刻蝕停止層還向襯底施加應(yīng)力。
其中,假柵極層為單晶Si,采用TMAH濕法腐蝕。
其中,假柵極圖形的側(cè)壁為(111)晶面。
其中,形成假柵極圖形之后,形成柵極側(cè)墻之前還包括:在所述假柵極圖形兩側(cè),襯底之中形成輕摻雜的源漏擴(kuò)展區(qū)。
其中,形成柵極側(cè)墻之后,濕法腐蝕假柵極層之前進(jìn)一步包括:在所述柵極側(cè)墻兩側(cè),襯底之中形成重?fù)诫s的源漏區(qū);形成層間介質(zhì)層,覆蓋刻蝕停止層、柵極側(cè)墻和假柵極圖形;平坦化層間介質(zhì)層直至暴露假柵極圖形。
其中,刻蝕停止層包括單晶SiGe、Si:C、Si:H、SiGe:C及其組合。
其中,柵極側(cè)墻包括氮化硅、氮氧化硅、類金剛石無定形碳及其組合。
依照本發(fā)明的半導(dǎo)體器件制造方法,利用外延單晶薄膜作為假柵極以及濕法刻蝕假柵極的停止層,在提高柵極剖面形態(tài)的垂直度的同時,還能避免底部拐角襯底侵蝕,有效提高器件的性能和可靠性。
附圖說明
以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案,其中:
圖1至圖7為根據(jù)本發(fā)明的半導(dǎo)體器件制造方法各個步驟的剖視圖;以及
圖8為根據(jù)本發(fā)明的半導(dǎo)體器件制造方法的示意流程圖。
具體實施方式
以下參照附圖并結(jié)合示意性的實施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果。需要指出的是,類似的附圖標(biāo)記表示類似的結(jié)構(gòu),本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結(jié)構(gòu)。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)的空間、次序或?qū)蛹夑P(guān)系。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所,未經(jīng)中國科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210393669.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





