[發(fā)明專利]封裝測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210389784.2
• 申請(qǐng)日: 2012-10-15
• 公開（公告）號(hào): CN103730376B
• 公開（公告）日: 2018-04-03
• 發(fā)明（設(shè)計(jì)）人: 傅廷明
• 申請(qǐng)（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號(hào): H01L21/50
• 分類號(hào): H01L21/50;H01L21/56;H01L21/66
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司72003
• 代理人: 張龍哺,馮志云

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種測(cè)試方法，且特別是有關(guān)于一種半導(dǎo)體元件的封裝測(cè)試方法。

背景技術(shù)

為了在半導(dǎo)體封裝元件制造過程中，隨時(shí)獲得工藝優(yōu)劣的信息，因此會(huì)于半導(dǎo)體封裝元件上特別設(shè)計(jì)多個(gè)測(cè)試鍵(test key)，而這些測(cè)試鍵再經(jīng)由測(cè)試端子接出并接受各種檢測(cè)，以監(jiān)控各階段工藝的優(yōu)劣。

半導(dǎo)體元件在覆蓋封裝膠體后且在未電鍍前，其導(dǎo)線架上的各晶片其電性上是短路的，故若欲以尚未單體化(Singulation)的半導(dǎo)體封裝單元來測(cè)試，必須先完成其各晶片間的電性隔離(electrical isolation)。

半導(dǎo)體封裝單元的測(cè)試方式相較于單體化后的晶片的測(cè)試方式有成本上的優(yōu)勢(shì)，但目前必須使用專用的測(cè)試系統(tǒng)。現(xiàn)有的測(cè)試系統(tǒng)多適用于有引腳的封裝結(jié)構(gòu)，例如：小尺寸封裝(Small Outline Package)及四方引腳扁平封裝(Quad Flat Package，QFP)等，但針對(duì)無引腳封裝結(jié)構(gòu)，例如：無引腳小尺寸封裝(Small Outline No-Lead，SON)及四方無引腳扁平封裝(Quad Flat No-lead，QFN)等，在其晶片電性隔離的工藝上卻有困難。此外，傳統(tǒng)的封裝測(cè)試中，其測(cè)試系統(tǒng)需針對(duì)不同封裝結(jié)構(gòu)尺寸而準(zhǔn)備對(duì)應(yīng)的拾取設(shè)備及承載治具，其需要額外的工藝或購置昂貴設(shè)備及治具，這對(duì)生產(chǎn)成本和時(shí)間皆是一種浪費(fèi)。

發(fā)明內(nèi)容

為解決現(xiàn)有技術(shù)中的上述問題，本發(fā)明提供了一種封裝測(cè)試方法，其可節(jié)省生產(chǎn)成本以及工藝時(shí)間。

本發(fā)明提出一種封裝測(cè)試方法，適于對(duì)一半導(dǎo)體封裝單元進(jìn)行測(cè)試。封裝測(cè)試方法包括下列步驟。提供半導(dǎo)體封裝單元，其包括封裝膠體、導(dǎo)線架及多個(gè)切割道。切割道于半導(dǎo)體封裝單元上定義出多個(gè)半導(dǎo)體封裝元件。各半導(dǎo)體封裝元件具有多個(gè)外部連接端子。切斷位于切割道上的導(dǎo)線架，以使半導(dǎo)體封裝元件彼此電性絕緣。將半導(dǎo)體封裝單元載置于承載晶圓上。承載晶圓將半導(dǎo)體封裝單元傳送至一測(cè)試機(jī)臺(tái)。測(cè)試機(jī)臺(tái)具有一探針卡。使探針卡靠近載置于承載晶圓上的半導(dǎo)體封裝單元，使探針卡所具備的多個(gè)探針端子分別與外部連接端子接觸，以對(duì)各半導(dǎo)體封裝元件進(jìn)行測(cè)試。標(biāo)記測(cè)試結(jié)果為異常的半導(dǎo)體封裝元件。單體化半導(dǎo)體封裝元件并移除被標(biāo)記為異常的半導(dǎo)體封裝元件。

基于上述，本發(fā)明利用先沿著切割道切斷導(dǎo)線架，以使半導(dǎo)體封裝單元的各半導(dǎo)體封裝元件間彼此電性絕緣，但并未完全單體化各半導(dǎo)體封裝元件，以此可將整個(gè)半導(dǎo)體封裝單元載置于承載晶圓上，并利用測(cè)試晶圓的探針卡對(duì)半導(dǎo)體封裝單元進(jìn)行測(cè)試，以得知測(cè)試結(jié)果顯示為異常的半導(dǎo)體封裝元件的位址，并將之移除。因此，本實(shí)施例不僅簡化了封裝測(cè)試的流程，降低封裝測(cè)試的成本，更可利用測(cè)試晶圓的測(cè)試機(jī)臺(tái)來測(cè)試其他無引腳小尺寸封裝及小尺寸封裝等封裝結(jié)構(gòu)，因而提高了其測(cè)試機(jī)臺(tái)的使用彈性。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。

附圖說明

圖1是依照本發(fā)明的一實(shí)施例的一種封裝測(cè)試方法的流程示意圖。

圖2是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝單元局部示意圖。

圖3是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝單元的剖面示意圖。

圖4是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝單元于電性絕緣后的剖面示意圖。

圖5是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝單元設(shè)置于承載晶圓上的俯視示意圖。

圖6是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝單元進(jìn)行電性測(cè)試的剖面示意圖。

圖7是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝單元于單體化后的剖面示意圖。

圖8是依照本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝單元局部示意圖。

圖9是依照本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝單元的剖面示意圖。

圖10是依照本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝單元于電性絕緣后的剖面示意圖。

圖11是依照本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝單元進(jìn)行電性測(cè)試的剖面示意圖。

其中，附圖標(biāo)記說明如下：

100、100a：半導(dǎo)體封裝單元

110：封裝膠體

120：導(dǎo)線架

122、122a：外部連接端子

124：連接桿

130：切割道

140、140a：半導(dǎo)體封裝元件

150：定位孔

200、200a：承載晶圓

210：定位柱

300：探針卡