[發明專利]具有光學隔離的通道孔與鄰近修正特征的掩模及制造方法

有效

• 申請號: 201210388759.2
• 申請日: 2012-10-15
• 公開（公告）號: CN103728828B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 謝志昌;陳士弘;呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G03F1/36
• 分類號: G03F1/36;H01L21/027;H01L21/02;H01L27/10
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 宋焰琴

技術領域

本發明是有關于光刻技術與光刻掩模以及用于制造這種掩模的方法。

背景技術

集成電路的尺寸持續變得更小，以便將更多電路裝配在一既定區域中。必須持續縮小的集成電路的特征包括圖案化的導體層，于其中為集成電路的部分形成「互聯機」。因為集成電路上的縮小的節點尺寸的結果，亦已減少在這些層的圖案化的導體中的導體之間的距離。一通道孔為經由一集成電路中的材料的一層或多層的一開孔，其一般以一導體(有時被稱為一插塞)填滿，此導體可提供在這些層的圖案化的導體之間的一層間連接器。因此，因為已減少在圖案化的導體之間的距離，所以對于以越來越小的間距完成通道孔存在有增加的壓力。

通道孔可經由光刻技術而被建立，于其中一掩模上的一群組的通道孔特征定義到達一晶片上的光學投影，其被使用于依據掩模中的圖案來在晶片上形成通道孔的工藝。有關減少的通道孔尺寸，光學鄰近效應修正(optical proximity correction，OPC)特征包括有掩模中的通道孔特征。

一掩模上的一通道孔圖案因此可包括通道孔特征以及與這種通道孔特征相關的任何OPC特征兩者。雖然OPC特征的使用減少失真，但這種使用亦增加掩模上的每個通道孔圖案的面積。每個通道孔圖案的這種增加的面積與在被制造的電路上的通道孔之間的減少的間距不兼容。

因此，期望提供不管在通道孔之間的減少的間距如何，但還是支持OPC特征的使用的技術。

發明內容

本發明提供一種光刻方法及掩模設計，其中通道孔特征及相關的OPC特征被彼此光學地隔離。通道孔特征及相關的OPC特征在掩模中形成一通道孔圖案。這種通道孔圖案是被安置在一掩模中，以使OPC特征不重疊。

一個具有通道孔圖案的一掩模的區域具有鄰近行位置及鄰近列位置，于此可能設置一通道孔圖案。通道孔圖案的位置是由鄰近行位置與鄰近列位置的特定交點所決定。掩模上的行位置及列位置可對應至一層間連接器可被形成于一通道孔中的位置，藉以完成在集成電路的部分的圖案化的導體層的數層之間的連接。這些行及列具有一行間距及一列間距。通道孔圖案包括通道孔特征以及關于這種通道孔特征的相關的OPC特征。一通道孔圖案具有大于掩模上的鄰近行位置的行間距的長度及大于掩模上的鄰近列位置的列間距的寬度。通道孔圖案可被安置在掩模上，以使鄰近行中的通道孔圖案具有在列之間的至少一中介列，這種通道孔圖案是被安置在這些列中。或者，通道孔圖案可被安置在掩模上，以使鄰近列中的通道孔圖案具有在行之間的至少一中介行，這種通道孔圖案是被安置在這些行中。

在一個實施例中，通道孔圖案可被安置成能存在有一整數差異D，其為在第一通道孔圖案的一列位置的一第一列數目與第二通道孔圖案的一列位置的一第二列數目之間的差異的大小，其中這種差異等于R列的通道孔列間距整數。鄰近行位置中的通道孔圖案可被安置成能在第一與第二通道孔圖案之間存在有至少一中介列。或者，通道孔圖案可被安置成能存在有一整數差異D，其為在第一通道孔圖案的一行位置的一第一行數目與第二通道孔圖案的一行位置的一第二行數目之間的差異的大小，其中這種差異等于C行的通道孔行間距整數。鄰近列位置中的通道孔圖案可被安置成能在第一與第二通道孔圖案之間存在有至少一中介行。

多重通道孔圖案可被定義在掩模上的一單元胞(unit cell)中，其可被重復以在掩模中構建多個通道孔圖案。每個單元胞包括一些N個通道孔圖案。通道孔圖案是被安置在掩模中，以使當通道孔圖案數N除以以前說明的差異D(亦即，R列的列間距整數或C行的行間距整數)時，存在有一非零余數。非零余數表示橫越過單元胞的多重副本的通道孔圖案具有鄰近通道孔圖案之間的一中介列及一中介行的至少一者或兩者。

在一個實施例中，每個通道孔圖案定義掩模的一平面上的一區域。通道孔圖案可以是屬于能使此區域的一長度等于在單元胞之內的N個通道孔特征及對應的通道孔圖案的數目的平方根的相鄰的整數與在單元胞之內的行或列的行間距或列間距的乘積的尺寸。相鄰的整數等于通道孔列間距整數與行間距整數的至少一個。在另一個實施例中，OPC特征包括散射條。在另一個實施例中，當掩模被照射時，掩模上的通道孔圖案的其中一個定義一個以上的對應的通道孔。

本發明的其他實施例及優點，可在檢閱圖式、詳細說明與隨附的權利要求范圍時被看到。

附圖說明

圖1顯示關于一陣列的存儲器單元的通道孔相對于圖案化的導體層的多層的標準配置。

圖2A顯示單一通道孔特征及相關的OPC特征，其結合以形成作成一掩模上的多個通道孔圖案的單一通道孔圖案。