[發(fā)明專利]一種提高MOM電容密度的方法

有效

• 申請?zhí)枺?/td>: 201210380938.1
• 申請日: 2012-10-09
• 公開（公告）號: CN102881561A
• 公開（公告）日: 2013-01-16
• 發(fā)明（設計）人: 張亮
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發(fā)明涉及半導體器件技術領域，尤其涉及一種提高MOM電容密度的方法。

背景技術

隨著半導體集成電路制造技術的不斷進步，在性能不斷提升的同時也伴隨著器件小型化和微型化的進程。電容器是集成電路中的重要組成單元，廣泛運用于存儲器，微波，射頻，智能卡，高壓和濾波等芯片中，具體用途有帶通濾波器，鎖相環(huán)，動態(tài)隨機存儲器等等。

集成電路芯片中的電容結構多種多樣，如MOS場效應管電容，PIP（poly-insulator-poly）電容，可變結電容以及后段互連中的MIM（metal-insulator-metal）電容和MOM（metal-oxide-metal）電容。存在于后段互連層中的電容結構不占用器件層的面積，且電容的線性特征要遠好遠其他類型的電容。

目前最常見的后段電容結構有兩種：其一，如圖9所示的金屬-絕緣層-金屬的（MIM）平板電容模型，其典型結構是將水平方向平行的金屬板40疊成數層，并將所述介電層41間隔于所述金屬板41之間，所形成的堆疊結構即為MIM電容器。常見的MIM電容器結構是由銅金屬層-氮化硅介質層-坦金屬層的三明治結構。MIM電容器盡管結構簡單，但形成至少兩層金屬板40的工藝步驟繁雜，從而增加了制造成本。其二，如圖10（a）、圖10（b）所示的MOM電容，其主要是利用上下兩層金屬導線50及同層金屬之間的整體電容。所述MOM電容器可以用現有的的互連制造工藝來實現，即可以同時完成MOM電容與銅互連結構。且電容密度較高，還可以通過堆疊多層MOM電容來實現較大的電容值，因此在高階制程有更為廣泛的應用。但是，在現有工藝中，因為MOM電容與互連結構同時完成，所以其介質厚度由通孔的高度和金屬線的厚度決定。該厚度會影響金屬線的方塊電阻，通孔的電阻值，互連層的機械性能及可靠性，而無法獨立更改。因此，MOM電容密度受互連工藝參數決定而在傳統(tǒng)工藝中較難實現電容密度的提高和調整。

隨著芯片尺寸的減少及性能對大電容的需求，如何在有限的面積下獲得高密度的電容成為一個非常有吸引力的課題。根據電容公式為了獲得較高單位面積的電容密度，通常采用的方法有三種：

第一、采用更高介電常數的介電材料來提高電容密度。但是目前可用的高介電材料有限，可以與現有后段工藝結合的更少，因此換用高介電常數材料的提升電容密度的方法運用較少。

第二、根據物理學電容計算原理，減少兩極板的距離也可以增大電容。而在具體制造過程中就是減少介質層的厚度。但是很顯然的是，介質層厚度降低，則在同等工作電壓下，介質材料所承受的電場強度也相應增加。而介質材料的耐擊穿程度是一定的，為了獲得可靠的器件減少擊穿損壞的危險，通常利用減少介質的厚度來實現電容密度提高的程度是有限的，而且犧牲了耐擊穿的可靠性。

第三、在單層電容器的結構下，利用起伏的形貌或者半球狀晶粒，增加單位面積上的電容極板面積，如中國專利CN1199245A揭露的技術方案，即利用粗糙的高低起伏表面來提高電容器兩極板之間的交疊面積，達到提高電容密度的效果。但是這種方法所能提高的幅度有限，而且高低起伏的形貌對工藝帶來很大難度。

另外，中國專利CN1624894A所揭露的技術方案為一種利用互連線上下兩層，及層間介質層作為電容的多層金屬層電容器堆疊。該方法根本目的在于利用較厚的金屬層間介質作為電容器的介質層而使電容的擊穿電壓增大。然而由于介質層太厚，所以電容密度很低，即便疊加多層也難以達到普通單層電容器水平。此外，這種方法需要占用多個互連層的空間，在這些電容存在的所有互聯層區(qū)域都不能存在其它互連線，因此芯片的后段可用布線面積大幅降低，不利于器件的小型化，也為電路設計帶來困難。

故針對現有技術存在的問題，本案設計人憑借從事此行業(yè)多年的經驗，積極研究改良，于是有了發(fā)明一種提高MOM電容密度的方法。

發(fā)明內容

本發(fā)明是針對現有技術中，傳統(tǒng)的提高MOM電容密度的方法對電容密度的提升改善有限、工藝難度大，以及芯片的后段可用布線面積大幅降低，不利于器件的小型化，也為電路設計帶來困難等缺陷提供一種提高MOM電容密度的方法。

為了解決上述問題，本發(fā)明提供一種提高MOM電容密度的方法，所述提高MOM電容密度的方法包括：

執(zhí)行步驟S1：在具有下層金屬連線的襯底上依次沉積所述刻蝕阻擋層、低介電常數介質層、緩沖層、與所述刻蝕阻擋層具有相同材質的刻蝕調整層、金屬硬掩模層，以及上覆層，形成晶片；