[發明專利]一種提高MOM電容密度的方法

有效

• 申請號: 201210380938.1
• 申請日: 2012-10-09
• 公開（公告）號: CN102881561A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 張亮
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種提高MOM電容密度的方法，其特征在于，所述提高MOM電容密度的方法包括：

執行步驟S1：在具有下層金屬連線的襯底上依次沉積所述刻蝕阻擋層、低介電常數介質層、緩沖層、與所述刻蝕阻擋層具有相同材質的刻蝕調整層、金屬硬掩模層，以及上覆層，形成晶片；

執行步驟S2：在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區的刻蝕停止在所述刻蝕調整層上，以形成所述金屬互連區的第一溝槽圖形；

執行步驟S3：在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區的刻蝕停止在所述緩沖層上，以形成MOM電容區的第二溝槽圖形；

執行步驟S4：互連通孔的圖形定義，所述互連通孔的圖形經過光刻、刻蝕，并經過部分刻蝕將所述互連通孔的圖形停留在所述低介電常數介質層的預定深度，以減少所述互連通孔結構在去除光阻時受到損傷；

執行步驟S5：去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區的第一溝槽、位于所述MOM電容區的第二溝槽，以及用于與所述下層金屬連線連接的互連通孔，所述第一溝槽的刻蝕深度小于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數介質層底部，并與所述襯底的金屬互連結構相連；

執行步驟S6：在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴散阻擋層、銅籽晶層，以及銅填充層；

執行步驟S7：通過化學機械研磨去除所述冗余的銅填充層、擴散阻擋層、金屬硬掩模層、刻蝕調整層，以及緩沖層，以同時獲得所述MOM電容結構和所述雙層嵌入式金屬互連結構。

2.如權利要求1所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層和所述刻蝕阻擋層均為摻氮的碳化硅。

3.如權利要求2所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層的沉積方式為化學氣相沉積，爐管熱生長及原子層沉積中的其中之一。

4.如權利要求3所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層的厚度由分別位于金屬互連區和MOM電容區的低介電常數介質層所需調整的厚度、刻蝕選擇比和電容密度的提升量共同決定。

5.如權利要求1～4任一權利要求所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層的厚度范圍為5～500納米。

6.如權利要求1所述的提高MOM電容密度的方法，其特征在于，所述低介電常數介質層的介電常數系數為2～4.2。

7.如權利要求1所述的提高MOM電容密度的方法，其特征在于，所述下層金屬連線為金屬銅互連結構。

8.如權利要求1所述的提高MOM電容密度的方法，其特征在于，所述緩沖層為氧化硅。

9.如權利要求1所述的提高MOM電容密度的方法，其特征在于，所述金屬硬掩模層為氮化鈦。

10.如權利要求1所述的提高MOM電容密度的方法，其特征在于，所述上覆層為氧化硅。