[發明專利]P型LDMOS中改善漏電的工藝方法有效
| 申請號： | 201210380594.4 | 申請日： | 2012-10-09 |
| 公開（公告）號： | CN103715093B | 公開（公告）日： | 2017-10-24 |
| 發明（設計）人： | 遇寒;周正良;蔡瑩 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336 |
| 代理公司： | 上海浦一知識產權代理有限公司31211 | 代理人： | 高月紅 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | ldmos 改善 漏電 工藝 方法 | ||
1.一種P型LDMOS中改善漏電的工藝方法，其特征在于，包括步驟：
（1）在N型外延上依次淀積第二氧化層、多晶硅層、柵極金屬硅化物層，對柵極金屬硅化物層以及多晶硅層進行刻蝕形成多晶硅柵極；多晶硅柵極之下的第二氧化層作為柵氧化層，多晶硅柵極以外的剩余第二氧化層保留作為犧牲氧化層；然后表面整體再淀積第一氧化層；
（2）干法刻蝕淀積的第一氧化層，形成多晶硅柵極側墻；
（3）濕法刻蝕，去除柵極兩側的有源區上的犧牲氧化層；
（4）進行快速加熱退火和快速熱氧化，在有源區上形成第三氧化層；
（5）進行源漏注入、側墻工藝，完成P型LDMOS的制作。
2.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（1）中，淀積的方法包括：低壓化學氣相淀積。
3.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（1）中，第一氧化層包括：氧化硅層；第一氧化層的厚度為200～500埃。
4.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（2）中，多晶硅柵極側墻的厚度為150～400埃。
5.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（4）中，快速加熱退火中的溫度為1000～1200℃，退火時間為45秒以內。
6.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（4）中，快速熱氧化的溫度為1000～1200℃，熱處理的時間為45秒以內。
7.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（4）中，第三氧化層包括：氧化硅層；第三氧化層的厚度為30～50埃。
8.如權利要求1所述的P型LDMOS中改善漏電的工藝方法，其特征在于：所述步驟（3）中的濕法刻蝕和步驟（4）中的快速加熱退火，適用于多晶硅柵極側墻工藝后的刻蝕損傷修復。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210380594.4/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
