[發明專利]MOS晶體管及其形成方法

有效

• 申請號: 201210378742.9
• 申請日: 2012-09-29
• 公開（公告）號: CN103715133A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 曹國豪;蒲賢勇;洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/28;H01L21/336;H01L23/528;H01L29/423;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術，特別涉及一種占芯片面積較小的MOS晶體管及其形成方法。

背景技術

隨著集成電路制造技術的不斷發展，MOS晶體管的特征尺寸也越來越小，根據按比例縮小法則，在縮小MOS晶體管的整體尺寸時，也同時縮小了源極、漏極、柵極、導電插塞等結構的尺寸。請參考圖1，為現有技術的MOS晶體管的結構示意圖，具體包括：半導體襯底10，位于所述半導體襯底10內的有源區11，位于所述半導體襯底10內的包圍所述有源區11的淺溝槽隔離結構12，位于所述有源區11表面的柵極結構20，位于所述柵極結構20兩側的有源區11內的源區13和漏區14，位于所述源區13表面的第一金屬硅化物30，位于所述漏區14表面的第二金屬硅化物40，位于所述第一金屬硅化物30表面的第一導電插塞35，位于所述第二金屬硅化物40表面的第二導電插塞45。由于所述第一導電插塞35位于源區13上，所述第二導電插塞45位于漏區14上，所述源區13、漏區14的寬度S1至少要大于所述第一導電插塞35、第二導電插塞45的直徑。但由于半導體制造工藝的限制，目前工藝形成導電插塞的尺寸較大，使得現有的源區、漏區的寬度也較大，不利于降低MOS晶體管的整體尺寸。

更多關于MOS晶體管及其形成方法，請參考公開號為US2009/0079013A1的美國專利文獻。

發明內容

本發明解決的問題是提供一種MOS晶體管及其形成方法，在淺溝槽隔離結構上的偽柵結構和柵極/源極之間形成互連層，形成占芯片面積較小的MOS晶體管。

為解決上述問題，本發明技術方案提供了一種MOS晶體管的形成方法，包括：提供半導體襯底，在所述半導體襯底內形成有源區和包圍所述有源區的淺溝槽隔離結構；在所述有源區表面形成柵極結構，在所述淺溝槽隔離結構表面形成偽柵結構；在所述柵極結構兩側的有源區內形成源區和漏區；在所述源區表面、漏區表面、偽柵結構的至少部分頂部表面形成互連層，其中，所述源區表面的互連層和與源區相鄰的偽柵結構頂部表面的互連層相連接，形成第一互連層；所述漏區表面的互連層和與漏區相鄰的偽柵結構頂部表面的互連層相連接，形成第二互連層。

可選的，所述互連層為金屬層、摻雜有雜質離子的單晶硅層、摻雜有雜質離子的鍺硅層或摻雜有雜質離子的碳化硅層。

可選的，還包括：在所述柵極結構側壁形成第一側墻，在所述偽柵結構側壁形成第二側墻。

可選的，在形成互連層前，去除所述偽柵結構兩側的第二側墻。

可選的，在形成互連層前，去除所述偽柵結構靠近源區或漏區一側的第二側墻。

可選的，當所述互連層為摻雜有雜質離子的單晶硅層、摻雜有雜質離子的鍺硅層或摻雜有雜質離子的碳化硅層時，利用外延工藝在所述源區表面、漏區表面、偽柵結構靠近源區或漏區一側的側壁表面和至少部分頂部表面形成互連層。

可選的，所述互連層為摻雜有雜質離子的單晶硅層、摻雜有雜質離子的鍺硅層或摻雜有雜質離子的碳化硅層時，利用外延工藝在所述源區表面、漏區表面、偽柵結構的側壁表面和頂部表面形成互連層。

可選的，所述偽柵結構完全位于淺溝槽隔離結構表面。

可選的，當所述偽柵結構靠近源區或漏區一側的側壁與對應的淺溝槽隔離結構邊緣具有一定的間距時，所述外延工藝形成的互連層的厚度大于偽柵結構靠近源區或漏區一側的側壁與對應的淺溝槽隔離結構邊緣兩者之間的間距。

可選的，所述位于淺溝槽隔離結構表面的偽柵結構作為互連結構與其他MOS晶體管相連接。

可選的，在所述偽柵結構上形成導電插塞，使得源區和漏區通過互連層、導電插塞與外電路相連接。

可選的，所述偽柵結構部分位于淺溝槽隔離結構表面、部分位于對應的有源區表面。

可選的，所述柵極結構和偽柵結構在同一形成工藝中同步形成。

可選的，所述第一側墻和第二側墻在同一形成工藝中同步形成。

本發明技術方案還提供了一種MOS晶體管，包括：半導體襯底，位于所述半導體襯底內的有源區，位于所述半導體襯底內的包圍所述有源區的淺溝槽隔離結構；位于所述有源區表面的柵極結構，位于所述淺溝槽隔離結構表面的偽柵結構；位于所述柵極結構兩側的有源區內的源區和漏區；位于所述源區表面和與源區相鄰的偽柵結構頂部表面的第一互連層，位于所述漏區表面和與漏區相鄰的偽柵結構頂部表面的第二互連層。

可選的，所述互連層為金屬層、摻雜有雜質離子的單晶硅層、摻雜有雜質離子的鍺硅層或摻雜有雜質離子的碳化硅層。