[發明專利]溝渠絕緣工藝

有效

• 申請號: 201210378608.9
• 申請日: 2012-10-09
• 公開（公告）號: CN103681452A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 林永發;張家豪
• 申請（專利權）人: 茂達電子股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明大體上關于一種半導體工藝技術領域，特別是一種溝渠絕緣工藝，其利用側壁子工藝及/或熱氧化技術來達到無孔隙的溝渠充填效果。

背景技術

在集成電路的應用中，不同的功能元件常被建構于單一芯片上，為了確保每個獨立的元件可以不被周圍其它元件所干擾，因此元件之間的電性隔絕顯得特別重要。

區域性硅氧化(local?oxidation?of?silicon,LOCOS)技術是早期半導體工藝中常見的隔絕方法，其具有工藝簡單以及低成本的優點，但隨著工藝能力的進步以及元件的微縮，因LOCOS工藝造成的鳥嘴狀結構以及場氧化層變薄等問題變得更為嚴重，因此，業界后續發展出淺溝渠絕緣(shallow?trench?isolation,STI)工藝來解決上述LOCOS工藝所造成的問題。

STI工藝作法是挖出溝渠后填入絕緣材料來隔絕有源區域，其雖可克服LOCOS的缺點，但也會有拋光淺碟凹陷(dishing)以及次啟始電壓突增(sub-threshold?kink)等固有問題要克服，且隨著元件尺寸不斷微縮，要做到無孔隙的溝渠填入品質變得更加困難。

發明內容

因此，本發明的目的即在于提供一種改良的溝渠絕緣工藝，其配合側壁子工藝及/或熱氧化工藝來達成溝渠填入的功效，而不會增加整體工藝的復雜度。

根據本發明一實施例，其提供了一種溝渠絕緣工藝，其步驟包含有：提供一基底，其上設有一墊層以及一硬掩膜層、于所述硬掩膜層形成至少一開口、經由所述開口刻蝕基底，以形成一第一溝渠、于所述第一溝渠的側壁上形成一側壁子、經所述第一溝渠刻蝕基底，以于所述第一溝渠下方形成一第二溝渠、進行一熱氧化工藝，以利用所述側壁子作為一保護層來氧化所述第二溝渠內的基底，直到所述第二溝渠被一氧化層填滿、移除所述側壁子，以裸露出第一溝渠的側壁、于裸露出來的第一溝渠側壁上形成一襯層、以及進行一化學氣相沉積工藝來沉積一介電層，以填滿所述第一溝渠。

根據本發明另一實施例，其提供了一種溝渠絕緣工藝，其步驟包含有：提供一基底，其上設有一墊層以及一硬掩膜層、于所述硬掩膜層形成至少一開口、于所述開口的側壁上形成一側壁子、經由所述開口刻蝕基底，以形成一溝渠、以及進行一熱氧化工藝，以利用所述側壁子作為一保護層來氧化所述溝渠內的基底，直到溝渠被一氧化層填滿。

根據本發明又一實施例，其提供了一種溝渠絕緣工藝，包含有：提供一基底，其上設有一墊層以及一硬掩膜層、于所述硬掩膜層形成至少一開口、經由所述開口刻蝕基底直至一預定深度，以形成一凹陷區域、于所述開口的側壁上形成一側壁子、經由所述開口以及所述凹陷區域刻蝕基底，以形成一溝渠、以及進行一熱氧化工藝，以利用所述側壁子作為一保護層來氧化所述溝渠內的基底，直到所述溝渠被一氧化層填滿。

為讓本發明的上述目的、特征及優點能更為明顯易懂，下文中特舉數個優選實施方式，并配合附圖作詳細說明如下。然而如下的優選實施方式與附圖僅供參考與說明之用，其并非是用來對本發明加以限制。

附圖說明

圖1至圖4為依據本發明一實施例所繪示的溝渠絕緣工藝示意圖。

圖5至圖7為依據本發明另一實施例所繪示的溝渠絕緣工藝的示意圖。

圖8至圖10為依據本發明又一實施例所繪示的溝渠絕緣工藝的示意圖。

其中，附圖標記說明如下：

10????基底????????????????20????氧化襯層

12????硅氧墊層????????????22????介電層

14????硬掩膜層??????????102????第一溝渠

14a???開口??????????????104????第二溝渠

16????側壁子????????????114????溝渠

18????氧化層????????????122????凹陷區域

18a???楔形凹陷結構??????124????溝渠

18b???鳥嘴狀結構????????AA?????有源區域

具體實施方式