[發(fā)明專利]多層芯片電子元件有效
| 申請?zhí)枺?/td> | 201210377703.7 | 申請日： | 2012-10-08 |
| 公開（公告）號： | CN103515052B | 公開（公告）日： | 2018-03-16 |
| 發(fā)明（設(shè)計）人： | 韓鎮(zhèn)宇;金明基;安成庸;金益燮;文炳喆 | 申請（專利權(quán)）人： | 三星電機株式會社 |
| 主分類號： | H01F17/00 | 分類號： | H01F17/00;H01F27/28;H01F41/04 |
| 代理公司： | 北京銘碩知識產(chǎn)權(quán)代理有限公司11286 | 代理人： | 金光軍,劉奕晴 |
| 地址： | 韓國*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 多層 芯片 電子元件 | ||
1.一種多層芯片電子元件，該多層芯片電子元件包括：
多層體，該多層體包括多層磁性層；
導(dǎo)電圖案，該導(dǎo)電圖案在所述多層體內(nèi)沿層疊方向電連接以形成線圈圖案；以及
多個非磁性間隔層，包括非磁性材料，多個該非磁性間隔層越過位于多層所述磁性層之間的所述多層體的層疊表面形成在所述多層體的每個上部和下部中，并且所述非磁性間隔層具有厚度Tg，該厚度Tg的范圍為1μm≤Tg≤7μm，
所述非磁性間隔層的數(shù)量的范圍在至少四層至所述線圈圖案的匝數(shù)之間，
其中，所述導(dǎo)電圖案形成在多層所述磁性層，多層所述磁性層彼此直接相鄰，所述多層體的上部和下部之間的中心部沒有介入的非磁性間隔層，
其中，所述多個非磁性間隔層形成在直接相鄰的磁性層的整個長度和寬度上，且非磁性材料在所述整個長度和寬度上連續(xù)地延伸。
2.根據(jù)權(quán)利要求1所述的多層芯片電子元件，其中，當(dāng)通過沿所述層疊方向形成所述導(dǎo)電圖案而限定的工作區(qū)層的厚度被定義為Ta，并且所述非磁性間隔層的總厚度被定義為Tg,tot時，Tg,tot：Ta滿足0.1≤Tg,tot：Ta≤0.5。
3.根據(jù)權(quán)利要求1所述的多層芯片電子元件，其中，所述非磁性間隔層由電介質(zhì)成分形成。
4.根據(jù)權(quán)利要求1所述的多層芯片電子元件，其中，所述磁性層包括第一磁性層和第二磁性層，所述第一磁性層與所述導(dǎo)電圖案形成通用層，所述第二磁性層包括與所述導(dǎo)電圖案電連接的轉(zhuǎn)接電極。
5.根據(jù)權(quán)利要求4所述的多層芯片電子元件，其中，所述第一磁性層包括所述非磁性間隔層。
6.根據(jù)權(quán)利要求4所述的多層芯片電子元件，其中，所述第二磁性層包括所述非磁性間隔層。
7.根據(jù)權(quán)利要求1所述的多層芯片電子元件，其中，所述非磁性間隔層設(shè)置在所述導(dǎo)電圖案之間。
8.根據(jù)權(quán)利要求1所述的多層芯片電子元件，其中，所述多層體的長度為小于或等于2.1mm，并且所述多層體的寬度為小于或等于1.7mm。
9.根據(jù)權(quán)利要求1所述的多層芯片電子元件，其中，所述多層芯片電子元件的長度和寬度分別在2.0±0.1mm和1.6±0.1mm的范圍內(nèi)。
10.一種多層芯片電子元件，該多層芯片電子元件包括：
多層體，該多層體包括多層磁性層；
導(dǎo)電圖案，該導(dǎo)電圖案設(shè)置在所述多層磁性層之間并且沿層疊方向電連接以形成線圈圖案；以及
多個非磁性間隔層，包括非磁性材料，該非磁性間隔層位于所述多層體內(nèi)的所述多層體的每個上部和下部中的多層所述磁性層之間，并且每個所述非磁性間隔層具有厚度Tg，該厚度Tg的范圍為1μm至7μm，
其中，所述導(dǎo)電圖案形成在多層所述磁性層，多層所述磁性層彼此直接相鄰，所述多層體的上部和下部之間的中心部沒有介入的非磁性間隔層，
其中，所述多個非磁性間隔層形成在直接相鄰的磁性層的整個長度和寬度上，且非磁性材料在所述整個長度和寬度上連續(xù)地延伸。
11.根據(jù)權(quán)利要求10所述的多層芯片電子元件，其中，所述非磁性間隔層的數(shù)量的范圍為位于所述磁性層之間的至少四層至所述線圈圖案的匝數(shù)之間。
12.根據(jù)權(quán)利要求10所述的多層芯片電子元件，其中，所述非磁性間隔層越過所述多層體的層疊表面形成。
13.根據(jù)權(quán)利要求10所述的多層芯片電子元件，其中，所述非磁性間隔層越過所述多層體的層疊表面設(shè)置并且所述非磁性間隔層的數(shù)量為大于或等于四層。
14.根據(jù)權(quán)利要求10所述的多層芯片電子元件，其中，當(dāng)通過沿所述層疊方向形成所述導(dǎo)電圖案而限定的工作區(qū)層的厚度被定義為Ta，并且所述非磁性間隔層的總厚度被定義為Tg,tot時，Tg,tot：Ta滿足0.1≤Tg,tot：Ta≤0.5。
15.根據(jù)權(quán)利要求10所述的多層芯片電子元件，其中，所述非磁性間隔層由電介質(zhì)成分形成，該電介質(zhì)成分抑制所述磁性層的成分的擴散。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三星電機株式會社，未經(jīng)三星電機株式會社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210377703.7/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
