[發(fā)明專利]用于制造雙芯片裝置的方法以及相應(yīng)的雙芯片裝置有效
| 申請(qǐng)?zhí)枺?/td> | 201210369338.5 | 申請(qǐng)日： | 2012-09-27 |
| 公開(kāi)（公告）號(hào)： | CN103030101B | 公開(kāi)（公告）日： | 2018-06-08 |
| 發(fā)明（設(shè)計(jì)）人： | M·布林德?tīng)?/a>;F·哈格;J·弗萊;R·施派歇爾;J·弗里茨;L·勞舍爾 | 申請(qǐng)（專利權(quán)）人： | 羅伯特·博世有限公司 |
| 主分類號(hào)： | B81C3/00 | 分類號(hào)： | B81C3/00;B81B7/00 |
| 代理公司： | 永新專利商標(biāo)代理有限公司 72002 | 代理人： | 曾立 |
| 地址： | 德國(guó)斯*** | 國(guó)省代碼： | 德國(guó);DE |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 雙芯片 芯片 晶片 晶片背面 模制殼體 芯片連接 芯片施加 鍍通孔 可連接 減薄 封裝 連通 制造 分割 | ||
1.用于制造雙芯片裝置的方法，所述方法具有以下步驟：
提供具有第一厚度(d1)的晶片(1)，所述晶片具有前側(cè)(VS)和背側(cè)(RS)并且所述晶片具有第一數(shù)量的多個(gè)第一芯片(1a，1b，1c)，
將第二數(shù)量的多個(gè)第二芯片(2a，2b，2c)施加在所述晶片(1)的前側(cè)(VS)上，使得每一個(gè)第一芯片(1a，1b，1c)在電連接區(qū)域中分別與一個(gè)第二芯片(2a，2b，2c)連接并且形成一個(gè)相應(yīng)的雙芯片對(duì)；
在所述晶片(1)的前側(cè)(VS)上形成連通的、單側(cè)的模制殼體(MG)，使得所述第二芯片(2a，2b，2c)被封裝；
從所述背側(cè)(RS)起將所述晶片(1)背面減薄到第二厚度(d2)，所述第二厚度小于所述第一厚度(d1)；
從所述背側(cè)(RS)起形成通到所述第二芯片(2a，2b，2c)的覆鍍通孔(D1-D6)和電連接端子；以及
將所述雙芯片對(duì)分割成相應(yīng)的雙芯片裝置(3a，3b，3c)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述第一芯片(1a，1b，1c)在所述晶片(1)的前側(cè)(VS)上具有第一電連接區(qū)域(M1-M6)，所述第一電連接區(qū)域在施加所述第二數(shù)量的多個(gè)第二芯片(2a，2b，2c)時(shí)與所述第二芯片(2a，2b，2c)的相應(yīng)的第二電連接區(qū)域(21-26)連接。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述第一電連接區(qū)域(M1-M6)在形成所述覆鍍通孔(D1-D6)時(shí)用作終止面。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的方法，其中，通過(guò)研磨工藝來(lái)進(jìn)行所述背面減薄。
5.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的方法，其中，通過(guò)注射方法或壓鑄方法來(lái)形成所述模制殼體(MG)。
6.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的方法，其中，所述前側(cè)(VS)的部分區(qū)域不設(shè)置所述模制殼體(MG)而設(shè)有調(diào)整裝置(10)，所述調(diào)整裝置用于在形成所述覆鍍通孔(D1-D6)時(shí)進(jìn)行調(diào)整。
7.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的方法，其中，在形成所述覆鍍通孔(D1-D6)之后并且在所述分割之前，在所述背側(cè)(RS)上形成第三連接區(qū)域(U1-U6)。
8.根據(jù)權(quán)利要求7所述的方法，其中，在所述第三連接區(qū)域(U1-U6)上形成焊接凸點(diǎn)(11-16)。
9.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的方法，其中，以倒裝芯片技術(shù)將所述第二數(shù)量的多個(gè)第二芯片(2a，2b，2c)施加在所述晶片(1)的前側(cè)(VS)上。
10.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的方法，其中，所述第一芯片(1a，2a，3a)是ASIC芯片而所述第二芯片(2a，2b，2c)是微機(jī)械傳感器芯片。
11.雙芯片裝置，具有：
第一芯片(1a)和第二芯片(2a)；
其中，所述第一芯片(1a)在其前側(cè)(VS)上具有第一電連接區(qū)域(M1，M2)，所述第一電連接區(qū)域與所述第二芯片(2a)的相應(yīng)第二電連接區(qū)域(21，22)連接；
其中，所述第一芯片(1a)在其背側(cè)(RS)上具有第三電連接區(qū)域(U1，U2)，所述第三電連接區(qū)域通過(guò)相應(yīng)的覆鍍通孔(D1，D2)與所述第一電連接區(qū)域(M1，M2)連接；以及
其中，所述覆鍍通孔(D1，D2)從所述背側(cè)(RS)出發(fā)延伸至所述前側(cè)(VS)地形成；
其中，所述第一芯片(1a)是ASIC芯片而所述第二芯片(2a)是微機(jī)械傳感器芯片，并且
所述第二芯片(2a)通過(guò)一單側(cè)的模制殼體(MG)被封裝。
12.根據(jù)權(quán)利要求11所述的雙芯片裝置，其中，所述第二芯片(2a)以倒裝芯片技術(shù)施加在所述第一芯片(1a)上。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于羅伯特·博世有限公司，未經(jīng)羅伯特·博世有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210369338.5/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
