[發明專利]用于制造雙芯片裝置的方法以及相應的雙芯片裝置

有效

• 申請號: 201210369338.5
• 申請日: 2012-09-27
• 公開（公告）號: CN103030101B
• 公開（公告）日: 2018-06-08
• 發明（設計）人: M·布林德爾;F·哈格;J·弗萊;R·施派歇爾;J·弗里茨;L·勞舍爾
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: B81C3/00
• 分類號: B81C3/00;B81B7/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 曾立

1.用于制造雙芯片裝置的方法，所述方法具有以下步驟：

提供具有第一厚度(d1)的晶片(1)，所述晶片具有前側(VS)和背側(RS)并且所述晶片具有第一數量的多個第一芯片(1a，1b，1c)，

將第二數量的多個第二芯片(2a，2b，2c)施加在所述晶片(1)的前側(VS)上，使得每一個第一芯片(1a，1b，1c)在電連接區域中分別與一個第二芯片(2a，2b，2c)連接并且形成一個相應的雙芯片對；

在所述晶片(1)的前側(VS)上形成連通的、單側的模制殼體(MG)，使得所述第二芯片(2a，2b，2c)被封裝；

從所述背側(RS)起將所述晶片(1)背面減薄到第二厚度(d2)，所述第二厚度小于所述第一厚度(d1)；

從所述背側(RS)起形成通到所述第二芯片(2a，2b，2c)的覆鍍通孔(D1-D6)和電連接端子；以及

將所述雙芯片對分割成相應的雙芯片裝置(3a，3b，3c)。

2.根據權利要求1所述的方法，其中，所述第一芯片(1a，1b，1c)在所述晶片(1)的前側(VS)上具有第一電連接區域(M1-M6)，所述第一電連接區域在施加所述第二數量的多個第二芯片(2a，2b，2c)時與所述第二芯片(2a，2b，2c)的相應的第二電連接區域(21-26)連接。

3.根據權利要求2所述的方法，其中，所述第一電連接區域(M1-M6)在形成所述覆鍍通孔(D1-D6)時用作終止面。

4.根據權利要求1至3中任一項所述的方法，其中，通過研磨工藝來進行所述背面減薄。

5.根據權利要求1至3中任一項所述的方法，其中，通過注射方法或壓鑄方法來形成所述模制殼體(MG)。

6.根據權利要求1至3中任一項所述的方法，其中，所述前側(VS)的部分區域不設置所述模制殼體(MG)而設有調整裝置(10)，所述調整裝置用于在形成所述覆鍍通孔(D1-D6)時進行調整。

7.根據權利要求1至3中任一項所述的方法，其中，在形成所述覆鍍通孔(D1-D6)之后并且在所述分割之前，在所述背側(RS)上形成第三連接區域(U1-U6)。

8.根據權利要求7所述的方法，其中，在所述第三連接區域(U1-U6)上形成焊接凸點(11-16)。

9.根據權利要求1至3中任一項所述的方法，其中，以倒裝芯片技術將所述第二數量的多個第二芯片(2a，2b，2c)施加在所述晶片(1)的前側(VS)上。

10.根據權利要求1至3中任一項所述的方法，其中，所述第一芯片(1a，2a，3a)是ASIC芯片而所述第二芯片(2a，2b，2c)是微機械傳感器芯片。

11.雙芯片裝置，具有：

第一芯片(1a)和第二芯片(2a)；

其中，所述第一芯片(1a)在其前側(VS)上具有第一電連接區域(M1，M2)，所述第一電連接區域與所述第二芯片(2a)的相應第二電連接區域(21，22)連接；

其中，所述第一芯片(1a)在其背側(RS)上具有第三電連接區域(U1，U2)，所述第三電連接區域通過相應的覆鍍通孔(D1，D2)與所述第一電連接區域(M1，M2)連接；以及

其中，所述覆鍍通孔(D1，D2)從所述背側(RS)出發延伸至所述前側(VS)地形成；

其中，所述第一芯片(1a)是ASIC芯片而所述第二芯片(2a)是微機械傳感器芯片，并且

所述第二芯片(2a)通過一單側的模制殼體(MG)被封裝。

12.根據權利要求11所述的雙芯片裝置，其中，所述第二芯片(2a)以倒裝芯片技術施加在所述第一芯片(1a)上。