[發明專利]移位寄存器電路和芯片

有效

• 申請號: 201210359883.6
• 申請日: 2012-09-25
• 公開（公告）號: CN102881333A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 黃如;張耀凱;蔡一茂;陳誠
• 申請（專利權）人: 北京大學
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 陳蕾;俞波

技術領域

本發明涉及電子技術領域，尤其涉及移位寄存器電路和芯片。

背景技術

移位寄存器電路通常基于金屬-氧化物-半導體（MOS，Metal-Oxide-Semiconductor）管存儲器件，隨著芯片集成度的要求越來越高，移位寄存器電路的尺寸也在不斷減小，但是由于MOS管存儲器件本身大小的限制，因此現有技術中的移位寄存器電路存在著最小尺寸的技術節點。

發明內容

本發明實施例中提供了移位寄存器電路和芯片，用以解決現有技術中存在的移位寄存器電路存在著最小尺寸的技術節點的問題。

為解決上述問題，本發明實施例公開了如下技術方案：

一方面，提供了一種移位寄存器電路，包括：阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出高電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出低電平。

優選地，所述阻變憶阻器的阻態包括：高阻值阻態和低阻值阻態。

優選地，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器。

優選地，所述阻變憶阻器包括：單極型阻變憶阻器或雙極型阻變憶阻器。

優選地，所述阻變憶阻器包括：阻變存儲器（RRAM，Resistive?Random?Access?Memory）或相變存儲器（PRAM，Phase-Change?Random?Access?Memory）或鐵電存儲器（FRAM，ferroelectric?Random?Access?Memory）或磁存儲器（MRAM，Magnetic?Random?Access?Memory）。

一方面，提供了一種芯片，包括：頂電極金屬條、底電極金屬條和移位寄存器電路；所述移位寄存器電路包括：阻變憶阻器方陣和電流敏感模塊；所述阻變憶阻器方陣中同一列阻變憶阻器的正相輸入端通過所述頂電極金屬條相連接，以使所述同一列阻變憶阻器的正相輸入端作為信號輸入端口；所述阻變憶阻器方陣中同一行阻變憶阻器的反相輸入端通過所述底電極金屬條與一個所述電流敏感模塊的輸入端相連接，以使所述電流敏感模塊的輸出端作為信號輸出端口；所述電流敏感模塊的輸入端工作時連接到低電平，所述電流敏感模塊的輸入端接收到的電流大于閾值電流時，所述電流敏感模塊的輸出端輸出高電平，所述電流敏感模塊的輸入端接收到的電流小于閾值電流時，所述電流敏感模塊的輸出端輸出低電平。

優選地，所述阻變憶阻器的阻態包括：高阻值阻態和低阻值阻態。

優選地，所述阻變憶阻器方陣中同一行的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器；以及，所述阻變憶阻器方陣中同一列的阻變憶阻器中有一個處于低阻值阻態的阻變憶阻器。

優選地，所述阻變憶阻器包括：單極型阻變憶阻器或雙極型阻變憶阻器。

優選地，所述阻變憶阻器包括：RRAM或PRAM或FRAM或MRAM。

本發明實施例所提供的移位寄存器電路，在其電路構成中未完全采用傳統的MOS管存儲器件，而是部分采用了阻變憶阻器這種具有兩端結構的新型存儲器件，由于阻變憶阻器具有可縮小性好、存儲密度高、功耗低、讀寫速度快、反復操作耐受力強、數據保持時間長等特點，因此在有效節省移位寄存器電路所占面積的同時，實現了移位寄存器電路可編程的性能。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本發明一個實施例中的移位寄存器電路的原理圖；

圖2是本發明一個實施例中的電流敏感模塊的電路原理圖；

圖3a是單極型阻變憶阻器的電導率隨電壓增大的曲線圖；

圖3b是單極型阻變憶阻器的電導率隨電壓減小的曲線圖；

圖4是雙極型阻變憶阻器的電導率隨電壓變化的曲線圖；