[發明專利]重新布線圖形的形成方法

在審

• 申請號: 201210353208.2
• 申請日: 2012-09-20
• 公開（公告）號: CN102881642A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 胡紅梅
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發明屬于半導體制造技術領域，具體地說，涉及一種重新布線圖形的形成方法。

背景技術

在集成電路設計中，利用3D集成方案，將多層平面型器件芯片進行堆疊，并采用硅通孔（TSV-through?silicon?via）進行各芯片層間的互連，從而減小芯片面積，縮短整體互連線的長度，降低驅動信號所需的電功率。

硅通孔通常借助于背面后通孔（via?last-backside）技術來制作，該技術是在芯片制作結束后在晶圓背面進行制造完成，其制造過程包括硅通孔的隔離和金屬化，背面重布線層（RDL-redistribution?layer）和凸點布局等。

圖4a為現有技術中硅通孔內填充光刻膠的示意圖。如圖4a所示，提供半導體基片401，該半導體基片401的背面形成硅通孔402，硅通孔402填充有光刻膠406，半導體基片401的背面還設置有隔離層403和銅籽晶層404，硅通孔402底部與半導體基片401中的金屬層405接觸，其中半導體基片401可以為集成電路或者其他元件的一部分。圖4b為現有技術中去除光刻膠后出現光刻膠殘留的示意圖。如圖4b所示，對光刻膠406進行曝光顯影處理形成重新布線圖形407，但是，由于在形成重新布線圖形407的過程中，硅通孔402內的光刻膠406在曝光時光化學反應不充分，導致光刻膠406顯影后在通孔底部經常出現殘留光刻膠408，從而影響了硅通孔402的性能尤其是金屬化后的導電特性。如果利用干法刻蝕去除通孔底部的殘留光刻膠408會對通孔側壁和底部造成損傷，同樣會影響使用硅通孔402電特性，如出現漏電等。

發明內容

本發明所要解決的技術問題是提供一種重新布線圖形的形成方法，用以解決現有技術中光刻膠殘留影響硅通孔電特性。

為了解決上述技術問題，本發明提供了一種重新布線圖形的形成方法，該方法包括：?

向半導體基片的硅通孔中填充可顯影填充材料，所述可顯影填充材料的填充深度小于所述硅通孔的深度；

在所述硅通孔內的可顯影填充材料之上涂布光刻膠材料，所述光刻膠材料與所述可顯影填充材料相兼容；

對所述光刻膠進行曝光并去除曝光處理后的光刻膠，以形成重新布線圖形，以及去除硅通孔內的可顯影填充材料。

優選地，所述可顯影填充材料的填充深度為1/2~2/3的所述硅通孔的深度。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料具體為：分次向半導體基片的硅通孔中填充可顯影填充材料。

優選地，向半導體基片的硅通孔中填充可顯影填充材料包括：

分次向所述硅通孔中涂布可顯影填充材料；

對每次涂布處理后硅通孔中的可顯影填充材料進行烘烤處理；

使用顯影液對烘烤處理后硅通孔中的可顯影填充材料進行多次顯影處理；

每次顯影處理后對半導體基片進行沖洗。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，隨著填充次數的遞增，每次向所述硅通孔中涂布可顯影填充材料時，使用的可顯影填充材料劑量遞減。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，每次向所述硅通孔中涂布可顯影填充材料時，使用的可顯影填充材料劑量為10毫升~30毫升。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，對每次涂布處理后硅通孔中的可顯影填充材料進行烘烤處理時，烘烤的時間隨著分次涂布的可顯影填充的劑量減少而縮短。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，對每次涂布處理后硅通孔中的可顯影填充材料進行烘烤處理時，烘烤的時間為60秒~120秒。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，每次對涂布處理后硅通孔中的可顯影填充材料進行烘烤處理時，烘烤的溫度為200攝氏度~205攝氏度。

優選地，所述每次對涂布處理后硅通孔中的可顯影填充材料進行烘烤處理時，烘烤的溫度為200攝氏度。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，使用顯影液對烘烤處理后硅通孔中的可顯影填充材料進行多次顯影處理時，每次使用的顯影液的劑量為30毫升~60毫升。

優選地，所述每次使用的顯影液的劑量為50毫升。

優選地，所述顯影液為四甲基氫氧化銨。

優選地，所述向半導體基片的硅通孔中填充可顯影填充材料中，使用顯影液對烘烤處理后硅通孔中的可顯影填充材料進行多次顯影處理時，每次使用的顯影液的溫度為23攝氏度~26攝氏度。