[發(fā)明專利]集成高壓器件的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210348709.1
• 申請(qǐng)日: 2012-09-19
• 公開（公告）號(hào): CN103021958A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 秀明土子
• 申請(qǐng)（專利權(quán)）人: 萬國半導(dǎo)體股份有限公司
• 主分類號(hào): H01L21/8249
• 分類號(hào): H01L21/8249
• 代理公司: 上海信好專利代理事務(wù)所(普通合伙) 31249
• 代理人: 張靜潔;賈慧琴

技術(shù)領(lǐng)域

本發(fā)明涉及高壓半導(dǎo)體器件及其制備工藝，尤其是在現(xiàn)有的半導(dǎo)體器件工藝流程中添加高壓器件的模塊化技術(shù)。

背景技術(shù)

為了滿足新型應(yīng)用的需要，具有較高額定電壓的器件通常必須與現(xiàn)有器件集成在一塊現(xiàn)有器件中。將電壓較高的器件集成在現(xiàn)有的低壓器件中，通常需要對(duì)已驗(yàn)證過的現(xiàn)有的低壓器件制備工藝流程和/或狀態(tài)做許多改動(dòng)，致使需要低壓器件的性能降低，從而必須升級(jí)器件模塊。為了避免新型技術(shù)改進(jìn)帶來的冗長(zhǎng)設(shè)計(jì)周期以及高成本，我們研究的重點(diǎn)就是僅需對(duì)現(xiàn)有的低壓器件工藝做些微調(diào)，從而使現(xiàn)有低壓器件性能的影響降至最低。

一般來說，在BCD（雙極CMOS?DMOS）或BiCMOS（雙極CMOS）工藝中，最高的工作電壓受到P至N結(jié)的垂直結(jié)構(gòu)的穿通擊穿的局限。這種垂直結(jié)擊穿是外延層厚度、摻雜濃度和結(jié)深度的函數(shù)。圖1表示一個(gè)形成在半導(dǎo)體芯片中的現(xiàn)有器件300的示例，現(xiàn)有器件300含有一個(gè)厚度為43的n-型外延層18沉積在P襯底14上。器件300的大致結(jié)構(gòu)是，多個(gè)N-阱22和P-阱26和48位于N-外延層中。掩埋的P區(qū)46從N-外延層底部開始，向下延伸到P-阱48的底部邊緣中，并且合并在一起。掩埋的P區(qū)也向下延伸到襯底材料14中，從而使器件300與制備其他器件的半導(dǎo)體芯片的其他區(qū)域絕緣。器件300還包括一個(gè)在P-阱26下方的N掩埋區(qū)35，避免在P-阱和P襯底之間穿通，P襯底限制了器件300最大的工作電壓。利用一定厚度的外延層18，并且控制P-阱26的深度45，使器件300的性能達(dá)到最優(yōu)，P-阱26的底部和掩埋的N區(qū)35的頂部之間的垂直距離47限制了垂直擊穿電壓，從而當(dāng)橫向擊穿控制因子49（即掩埋P區(qū)46和N掩埋區(qū)35之間的橫向距離）足夠大，使橫向擊穿電壓遠(yuǎn)大于垂直擊穿電壓時(shí)，限制器件300的工作電壓。制備工藝從襯底材料14開始，然后分別在區(qū)域35和46中植入離子。在襯底材料14上方沉積外延層18，并且制備多個(gè)從外延層頂面開始向下延伸的N-阱和P-阱。通過額外的步驟，制備雙極晶體管或MOSFET等具體功能的器件。當(dāng)一個(gè)工作電壓較高的器件需要集成在同一襯底上的不同區(qū)域中的情況下，一種提高P至N垂直擊穿電壓的方法就是增加外延層18的厚度。如果制備器件300的工藝和狀態(tài)仍然保持不變的話，這將會(huì)影響現(xiàn)有器件300的性能和獨(dú)立性。

另一種方法就是引入一個(gè)較輕的摻雜層，以降低摻雜濃度和淺P阱結(jié)。例如，Hideaki?Tsuchiko在美國專利7019377中提出了一種集成電路，包括一個(gè)高壓肖特基勢(shì)壘二極管以及一個(gè)低壓器件。肖特基勢(shì)壘二極管含有一個(gè)輕摻雜的淺P-阱，作為保護(hù)環(huán)，同時(shí)利用標(biāo)準(zhǔn)的、較重?fù)诫s的、較深的p-阱，制備低壓器件。通過含有輕摻雜p-阱、標(biāo)準(zhǔn)p-阱以及增厚的N-外延層的工藝，提高高壓器件的擊穿電壓以及最大工作電壓。每種方法都能使擊穿電壓升高15V至30V。使用這兩種方法的肖特基勢(shì)壘二極管，可以使擊穿電壓升高30V至60V，而不會(huì)嚴(yán)重影響其他器件和結(jié)構(gòu)的性能。

這兩種方法和器件布局的組合，可以在同一芯片上集成高壓和低壓器件。然而，這些方法經(jīng)常會(huì)對(duì)現(xiàn)有器件的性能有些影響。某些器件需要對(duì)SPICE模塊稍作調(diào)整。尤其是對(duì)增大N-外延層的厚度有一定的限制。如果大幅增加N-外延層厚度的話，P-型掩埋區(qū)46的向上擴(kuò)散和p阱48的向下擴(kuò)散之間的絕緣連接就會(huì)被削弱或中斷，致使不完整的器件絕緣。因此，要在低壓芯片內(nèi)集成高壓器件，必須提出新的技術(shù)，使得僅需在現(xiàn)有的低壓工藝流程中增加一些步驟，就能在低壓芯片內(nèi)集成高壓器件，而不會(huì)對(duì)低壓器件的性能造成影響。

發(fā)明內(nèi)容

本發(fā)明的目的是提出一種在半導(dǎo)體襯底上制備多種有源器件（例如雙極晶體管、MOSFET、二極管等）的方法，從而使工作電壓較高的有源器件可以同工作電壓較低的有源器件一起形成在一個(gè)公共襯底上，并且同制備較低工作電壓的有源器件的現(xiàn)有的經(jīng)過驗(yàn)證的工藝流程相結(jié)合。

本發(fā)明另一目的是提出一種通過在現(xiàn)有器件的制備工藝中增加一些步驟，就能形成工作電壓高于現(xiàn)有器件的器件制備方法，并不會(huì)影響器件的性能。確切地說，本方法包括制備第一導(dǎo)電類型的襯底材料；在襯底上方生長(zhǎng)一個(gè)第一導(dǎo)電類型的第一外延層；在第一外延層上方生長(zhǎng)一個(gè)第二導(dǎo)電類型的第二外延層；制備一個(gè)第二導(dǎo)電類型的深掩埋區(qū)，包括一個(gè)延伸到第一外延層的輕摻雜區(qū)，以及一個(gè)被輕摻雜區(qū)包圍的重?fù)诫s區(qū)；并且制備一個(gè)第一導(dǎo)電類型的第一摻雜阱，從第二外延層的頂面開始，向下延伸到深掩埋重?fù)诫s區(qū)上方。

這些和其他實(shí)施例將在下文中詳細(xì)介紹。?

附圖說明