[發明專利]半導體結構的形成方法

有效

• 申請號: 201210348128.8
• 申請日: 2012-09-18
• 公開（公告）號: CN103681336A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 孟曉瑩;隋運奇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體結構的形成方法，其特征在于，包括：

提供半導體襯底；

在所述半導體襯底表面形成第一硬掩膜結構，所述第一硬掩膜結構具有與所述半導體襯底接觸的底面，其中，所述底面位于所述第一硬掩膜結構在半導體襯底表面上的投影內；

以所述第一硬掩膜結構作為掩膜，刻蝕半導體襯底，形成側壁傾斜的鰭部。

2.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述第一硬掩膜結構的剖面形狀為“T”形、倒梯形或“十”字形。

3.根據權利要求2所述的半導體結構的形成方法，其特征在于，所述第一硬掩膜結構的形成工藝為：在所述半導體襯底表面形成硬掩膜層；在所述硬掩膜層內形成上小下大的開口，所述開口暴露出襯底的部分表面。

4.根據權利要求3所述的半導體結構的形成方法，其特征在于，所述在硬掩膜層內形成上小下大的開口的工藝為光刻、納米壓印、直接自組裝法、干法刻蝕或濕法刻蝕中的至少一種。

5.根據權利要求3所述的半導體結構的形成方法，其特征在于，所述硬掩膜層具有位于半導體襯底表面的第一硬掩膜層及位于第一硬掩膜層表面的第二硬掩膜層；在所述第一硬掩膜層和第二硬掩膜層內形成暴露出半導體襯底的第一開口，形成部分第一硬掩膜層和位于所述部分第一硬掩膜層表面的部分第二硬掩膜層，其中，部分第一硬掩膜層為第一開口兩側的第一掩膜層的一部分，部分第二硬掩膜層為第一開口兩側的第二掩膜層的一部分；選擇使第一硬掩膜層相對于第二硬掩膜層具有高選擇比的刻蝕工藝，對部分第一硬掩膜層進行刻蝕，使得部分第一硬掩膜層沿第一開口去除部分寬度，形成所述第一硬掩膜結構。

6.根據權利要求5所述的半導體結構的形成方法，其特征在于，所述第一硬掩膜層和第二硬掩膜層的材料不相同。

7.根據權利要求6所述的半導體結構的形成方法，其特征在于，所述第一硬掩膜層的材料為SiO₂、SiN、Si₃N₄或SiON。

8.根據權利要求6所述的半導體結構的形成方法，其特征在于，所述第二硬掩膜層的材料為SiO₂、SiN、Si₃N₄或SiON。

9.根據權利要求5所述的半導體結構的形成方法，其特征在于，所述第一硬掩膜結構包括部分第二硬掩膜層和第三硬掩膜層，其中，第三硬掩膜層為沿所述第一開口對部分第一硬掩膜層進行刻蝕后得到的第一硬掩膜層的一部分。

10.根據權利要求9所述的半導體結構的形成方法，其特征在于，所述第三硬掩膜層的寬度范圍為10nm~30nm。

11.根據權利要求9所述的半導體結構的形成方法，其特征在于，所述第三硬掩膜層的形成工藝是濕法刻蝕或者干法刻蝕。

12.根據權利要求10所述的半導體結構的形成方法，其特征在于，通過控制所述第三硬掩膜層的寬度，調節形成的鰭部的側壁的傾角。

13.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述刻蝕半導體襯底的工藝為干法刻蝕。

14.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述刻蝕半導體襯底的工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝的偏壓為100V~300V，刻蝕時間為50s~100s。

15.根據權利要求14所述的半導體結構的形成方法，其特征在于，通過控制所述等離子體刻蝕的偏壓和刻蝕時間，調整形成的鰭部的側壁的傾角。

16.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述采用的半導體襯底為表面晶面為（100）的襯底。

17.根據權利要求16所述的半導體結構的形成方法，其特征在于，所述形成的側壁傾斜的鰭部的側壁晶面為（551），側壁傾斜角度為82°，所述傾斜角度為鰭部側壁與襯底表面所成的銳角夾角。

18.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述形成的鰭部的側壁傾斜角度為77°~87°，所述傾斜角度為鰭部側壁與襯底表面所成的銳角夾角。

19.根據權利要求1所述的半導體結構的形成方法，其特征在于，還包括：采用濕法刻蝕工藝去除鰭部頂部的第一硬掩膜結構；在所述鰭部兩側溝槽內形成絕緣層，所述絕緣層表面低于鰭部的頂面；在絕緣層和鰭部表面形成柵極結構，所述柵極結構橫跨鰭部頂面和側壁；在鰭部兩端形成源極和漏極，所述源極和漏極位于柵極結構的兩側。