[發(fā)明專利]基于邊界掃描的芯片連接測(cè)試系統(tǒng)及其方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210348009.2
• 申請(qǐng)日: 2012-09-18
• 公開（公告）號(hào): CN103675576A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 穆常青
• 申請(qǐng)（專利權(quán)）人: 英業(yè)達(dá)科技有限公司;英業(yè)達(dá)股份有限公司
• 主分類號(hào): G01R31/02
• 分類號(hào): G01R31/02
• 代理公司: 北京市浩天知識(shí)產(chǎn)權(quán)代理事務(wù)所 11276
• 代理人: 劉云貴

技術(shù)領(lǐng)域

本發(fā)明涉及一種芯片連接測(cè)試系統(tǒng)及其方法，尤其涉及一種改良邊界掃描自適應(yīng)算法對(duì)芯片連接測(cè)試的系統(tǒng)及其方法。

背景技術(shù)

現(xiàn)有邊界掃描（Boundary?Scan）技術(shù)具有多種應(yīng)用，例如存儲(chǔ)器編程（memory?programming）、芯片引腳電性連接檢測(cè)…等，對(duì)于芯片引腳電性連接檢測(cè)即是電路板上支持JTAG1149.1規(guī)范的至少兩個(gè)芯片串行連接成一個(gè)邊界掃描鏈（Boundary?Scan?Chain），首先控制數(shù)據(jù)輸入芯片的引腳呈現(xiàn)各種組合數(shù)據(jù)，然后判斷數(shù)據(jù)輸出芯片的引腳是否與控制數(shù)據(jù)輸入芯片的引腳呈現(xiàn)相同組合數(shù)據(jù)，即可以檢測(cè)出數(shù)據(jù)輸入芯片與數(shù)據(jù)輸出芯片的引腳電性連接是否正常。

通常邊界掃描鏈上的邊界掃描單元（Boundary?Scan?Cell）總數(shù)可以達(dá)到數(shù)千個(gè)，而且芯片的引腳之間的電性連接很復(fù)雜，故為了實(shí)現(xiàn)芯片引腳電性連接的檢測(cè)需要對(duì)檢測(cè)數(shù)據(jù)進(jìn)行大量搭配組合，但這也造成在數(shù)據(jù)推送過(guò)程耗費(fèi)很長(zhǎng)時(shí)間，但是如果盲目減少掃描向量的個(gè)數(shù)，又會(huì)造成故障遺漏、不同故障混淆或多種故障混合的問(wèn)題。

為了解決上述問(wèn)題且達(dá)到測(cè)試時(shí)間與測(cè)試完備性上的平衡，目前最實(shí)用的測(cè)試算法即為自適應(yīng)算法（Adaptive?Algorithm），自適應(yīng)算法是先使用一種快速算法迅速檢測(cè)出故障電性連接的引腳，然后對(duì)故障電性連接的引腳再次使用走步1算法（step?1?algorithm）精確定位故障原因。

自適應(yīng)算法兼顧了測(cè)試時(shí)間與測(cè)試完備性，并且具備檢測(cè)混合故障的能力，但是在檢測(cè)電性連接的引腳之間“邏輯與（AND）短路”與檢測(cè)電性連接的引腳產(chǎn)生全面性短路則是具有明顯的缺陷。

綜上所述，可知現(xiàn)有技術(shù)中長(zhǎng)期以來(lái)一直存在以自適應(yīng)算法進(jìn)行芯片引腳電性連接檢測(cè)仍存在缺陷的問(wèn)題，因此有必要提出改進(jìn)的技術(shù)手段，來(lái)解決這一問(wèn)題。

發(fā)明內(nèi)容

有鑒于現(xiàn)有技術(shù)存在以自適應(yīng)算法進(jìn)行芯片引腳電性連接檢測(cè)仍存在缺陷的問(wèn)題，本發(fā)明遂揭露一種基于邊界掃描的芯片連接測(cè)試系統(tǒng)及其方法，其中：

本發(fā)明所揭露的基于邊界掃描的芯片連接測(cè)試系統(tǒng)，其包含：第一檢測(cè)芯片、第二檢測(cè)芯片以及數(shù)據(jù)解析裝置。

其中，輸入數(shù)據(jù)組自測(cè)試數(shù)據(jù)輸入引腳（Test?Data?Input，TDI）開始推送且通過(guò)第一檢測(cè)芯片內(nèi)的邊界掃描單元推送至第一檢測(cè)芯片的至少一個(gè)數(shù)據(jù)輸出引腳。

第二檢測(cè)芯片的至少一個(gè)數(shù)據(jù)輸入引腳分別與對(duì)應(yīng)的數(shù)據(jù)輸出引腳電性連接，并由數(shù)據(jù)輸出引腳更新數(shù)據(jù)輸入引腳的輸出數(shù)據(jù)組，通過(guò)第二檢測(cè)芯片內(nèi)的邊界掃描單元推送輸出數(shù)據(jù)組至第二檢測(cè)芯片的測(cè)試數(shù)據(jù)輸出引腳（Test?Data?Output，TDO）。

數(shù)據(jù)解析裝置與測(cè)試數(shù)據(jù)輸入引腳電性連接且與測(cè)試數(shù)據(jù)輸出引腳電性連接，數(shù)據(jù)解析裝置將標(biāo)準(zhǔn)數(shù)據(jù)組轉(zhuǎn)為輸入數(shù)據(jù)組并提供至測(cè)試數(shù)據(jù)輸入引腳，且數(shù)據(jù)解析裝置自測(cè)試數(shù)據(jù)輸出引腳獲得輸出數(shù)據(jù)組，并將輸出數(shù)據(jù)組轉(zhuǎn)換為比對(duì)數(shù)據(jù)組，標(biāo)準(zhǔn)數(shù)據(jù)組包含多組標(biāo)準(zhǔn)數(shù)據(jù)，每一組標(biāo)準(zhǔn)數(shù)據(jù)分別與數(shù)據(jù)輸出引腳對(duì)應(yīng)且每一組標(biāo)準(zhǔn)數(shù)據(jù)包含第一標(biāo)準(zhǔn)數(shù)據(jù)、第二標(biāo)準(zhǔn)數(shù)據(jù)以及第三標(biāo)準(zhǔn)數(shù)據(jù)，比對(duì)數(shù)據(jù)組包含多組比對(duì)數(shù)據(jù)，每一組比對(duì)數(shù)據(jù)分別與數(shù)據(jù)輸入引腳對(duì)應(yīng)且每一組比對(duì)數(shù)據(jù)包含第一比對(duì)數(shù)據(jù)、第二比對(duì)數(shù)據(jù)以及第三比對(duì)數(shù)據(jù)，數(shù)據(jù)解析裝置用以進(jìn)行下列數(shù)據(jù)解析：

依據(jù)標(biāo)準(zhǔn)數(shù)據(jù)與比對(duì)數(shù)據(jù)判斷數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入引腳電性連接為不正常連接時(shí)，進(jìn)行下列數(shù)據(jù)解析：

當(dāng)比對(duì)數(shù)據(jù)的第一比對(duì)數(shù)據(jù)、第二比對(duì)數(shù)據(jù)以及第三比對(duì)數(shù)據(jù)皆為1或0時(shí)，則數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入引腳之間具有開路故障；

當(dāng)比對(duì)數(shù)據(jù)的第一比對(duì)數(shù)據(jù)以及第二比對(duì)數(shù)據(jù)皆為0或1且比對(duì)數(shù)據(jù)的第三比對(duì)數(shù)據(jù)不全為0或1時(shí)，則數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入引腳之間皆為AND短路或者邏輯或（OR）短路；

當(dāng)比對(duì)數(shù)據(jù)相同且為標(biāo)準(zhǔn)數(shù)據(jù)經(jīng)過(guò)邏輯運(yùn)算AND或是OR的結(jié)果，則與比對(duì)數(shù)據(jù)相同對(duì)應(yīng)的數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入引腳之間具有AND短路或OR短路；及

當(dāng)比對(duì)數(shù)據(jù)相同且不為標(biāo)準(zhǔn)數(shù)據(jù)經(jīng)過(guò)邏輯運(yùn)算AND或是OR的結(jié)果，則表示具有混合故障，混合故障包含開路故障、AND短路及OR短路的組合，以進(jìn)行下列數(shù)據(jù)解析：

當(dāng)?shù)谝槐葘?duì)數(shù)據(jù)皆為0時(shí)，在第二比對(duì)數(shù)據(jù)中找出數(shù)據(jù)為0的位置，則與位置數(shù)對(duì)應(yīng)的數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入引腳之間具有AND短路；

當(dāng)?shù)诙葘?duì)數(shù)據(jù)皆為1時(shí)，在第一比對(duì)數(shù)據(jù)中找出數(shù)據(jù)為1的位置，則與位置數(shù)對(duì)應(yīng)的數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入引腳之間具有OR短路；及