[發(fā)明專利]基于邊界掃描的芯片連接測試系統(tǒng)及其方法

有效

• 申請?zhí)枺?/td>: 201210348009.2
• 申請日: 2012-09-18
• 公開（公告）號: CN103675576A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 穆常青
• 申請（專利權(quán)）人: 英業(yè)達(dá)科技有限公司;英業(yè)達(dá)股份有限公司
• 主分類號: G01R31/02
• 分類號: G01R31/02
• 代理公司: 北京市浩天知識產(chǎn)權(quán)代理事務(wù)所 11276
• 代理人: 劉云貴

1.一種基于邊界掃描的芯片連接測試系統(tǒng)，其特征在于，包含：

第一檢測芯片，輸入數(shù)據(jù)組自所述第一檢測芯片的測試數(shù)據(jù)輸入引腳開始推送且通過所述第一檢測芯片內(nèi)的邊界掃描單元推送至所述第一檢測芯片的至少一個數(shù)據(jù)輸出引腳；

第二檢測芯片，所述第二檢測芯片的至少一個數(shù)據(jù)輸入引腳分別與對應(yīng)的所述數(shù)據(jù)輸出引腳電性連接，并由所述數(shù)據(jù)輸出引腳更新所述數(shù)據(jù)輸入引腳的輸出數(shù)據(jù)組，通過所述第二檢測芯片內(nèi)的邊界掃描單元推送所述輸出數(shù)據(jù)組至所述第二檢測芯片的測試數(shù)據(jù)輸出引腳；及

數(shù)據(jù)解析裝置，所述數(shù)據(jù)解析裝置與所述測試數(shù)據(jù)輸入引腳電性連接且與所述測試數(shù)據(jù)輸出引腳電性連接，所述數(shù)據(jù)解析裝置將標(biāo)準(zhǔn)數(shù)據(jù)組轉(zhuǎn)為所述輸入數(shù)據(jù)組并提供至所述測試數(shù)據(jù)輸入引腳，且所述數(shù)據(jù)解析裝置自所述測試數(shù)據(jù)輸出引腳獲得所述輸出數(shù)據(jù)組，并將所述輸出數(shù)據(jù)組轉(zhuǎn)換為比對數(shù)據(jù)組，所述標(biāo)準(zhǔn)數(shù)據(jù)組包含多組標(biāo)準(zhǔn)數(shù)據(jù)，每一組標(biāo)準(zhǔn)數(shù)據(jù)分別與所述數(shù)據(jù)輸出引腳對應(yīng)且每一組標(biāo)準(zhǔn)數(shù)據(jù)包含第一標(biāo)準(zhǔn)數(shù)據(jù)、第二標(biāo)準(zhǔn)數(shù)據(jù)以及第三標(biāo)準(zhǔn)數(shù)據(jù)，所述比對數(shù)據(jù)組包含多組比對數(shù)據(jù)，每一組比對數(shù)據(jù)分別與所述數(shù)據(jù)輸入引腳對應(yīng)且每一組比對數(shù)據(jù)包含第一比對數(shù)據(jù)、第二比對數(shù)據(jù)以及第三比對數(shù)據(jù)，所述數(shù)據(jù)解析裝置用以進(jìn)行下列數(shù)據(jù)解析：

依據(jù)所述標(biāo)準(zhǔn)數(shù)據(jù)與所述比對數(shù)據(jù)判斷所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳電性連接為不正常連接時，進(jìn)行下列數(shù)據(jù)解析：

當(dāng)所述比對數(shù)據(jù)的所述第一比對數(shù)據(jù)、所述第二比對數(shù)據(jù)以及所述第三比對數(shù)據(jù)皆為1或0時，則所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳之間具有開路故障；

當(dāng)所述比對數(shù)據(jù)的所述第一比對數(shù)據(jù)以及所述第二比對數(shù)據(jù)皆為0或1且所述比對數(shù)據(jù)的所述第三比對數(shù)據(jù)不全為0或1時，則所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳之間皆具有邏輯與短路或邏輯或短路；

當(dāng)所述比對數(shù)據(jù)相同且為所述標(biāo)準(zhǔn)數(shù)據(jù)經(jīng)過邏輯運(yùn)算與或是或的結(jié)果，則與所述比對數(shù)據(jù)相同對應(yīng)的所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳之間具有邏輯與短路或邏輯或短路；及

當(dāng)所述比對數(shù)據(jù)相同且不為所述標(biāo)準(zhǔn)數(shù)據(jù)經(jīng)過邏輯運(yùn)算與或是或的結(jié)果，則表示具有混合故障，所述混合故障包含開路故障、邏輯與短路及邏輯或短路的組合。

2.如權(quán)利要求1所述的基于邊界掃描的芯片連接測試系統(tǒng)，其特征在于，依據(jù)所述標(biāo)準(zhǔn)數(shù)據(jù)與所述比對數(shù)據(jù)判斷所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳電性連接為不正常連接是通過最大獨(dú)立性算法或是計數(shù)補(bǔ)償算法以進(jìn)行所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳電性連接為不正常連接的判斷。

3.如權(quán)利要求1所述的基于邊界掃描的芯片連接測試系統(tǒng)，其特征在于，當(dāng)所述比對數(shù)據(jù)相同且不為所述標(biāo)準(zhǔn)數(shù)據(jù)經(jīng)過邏輯運(yùn)算與或是或的結(jié)果，則表示具有混合故障，這時進(jìn)行下列數(shù)據(jù)解析：

當(dāng)所述第一比對數(shù)據(jù)皆為0時，在所述第二比對數(shù)據(jù)中找出數(shù)據(jù)為0的位置，則與位置數(shù)對應(yīng)的所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳之間具有邏輯與短路；

當(dāng)所述第二比對數(shù)據(jù)皆為1時，在所述第一比對數(shù)據(jù)中找出數(shù)據(jù)為1的位置，則與位置數(shù)對應(yīng)的所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳之間具有邏輯或短路；及

取出所述第一比對數(shù)據(jù)皆為0的所述第二比對數(shù)據(jù)，以及取出所述第二比對數(shù)據(jù)皆為1的所述第一比對數(shù)據(jù)，比對被取出的所述第二比對數(shù)據(jù)與所述第一比對數(shù)據(jù)以找出不相同數(shù)據(jù)的位置，則與位置數(shù)對應(yīng)的所述數(shù)據(jù)輸出引腳與所述數(shù)據(jù)輸入引腳之間具有開路故障。

4.如權(quán)利要求1所述的基于邊界掃描的芯片連接測試系統(tǒng)，其特征在于，所述標(biāo)準(zhǔn)數(shù)據(jù)組的所有所述第一比對數(shù)據(jù)形成單位矩陣。

5.如權(quán)利要求1所述的基于邊界掃描的芯片連接測試系統(tǒng)，其特征在于，所述標(biāo)準(zhǔn)數(shù)據(jù)組的所有所述第二比對數(shù)據(jù)形成主對角線為0且其余元素為1的方陣。