[發明專利]半導體存儲器件、存儲芯片、存儲模塊、存儲系統及其制造方法

在審

• 申請號: 201210347798.8
• 申請日: 2012-09-18
• 公開（公告）號: CN103208481A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 崔惠晶
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L45/00;H01L27/24
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;俞波

相關申請的交叉引用

本申請要求2012年1月11日提交的申請號為10-2012-0003513的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種制造半導體存儲器件的技術，更具體而言，涉及一種包括存儲芯片、存儲模塊以及存儲系統且利用諸如阻變隨機存取存儲（ReRAM）器件的電阻的改變的半導體存儲器件，以及一種用于制造半導體存儲器件的方法。

背景技術

已經研究了能代替DRAM和快閃存儲器的下一代存儲器件。作為下一代存儲器件中的一種，半導體存儲器件利用可變電阻材料，所述可變電阻材料通過響應于施加的偏壓而迅速地改變其本身的電阻，能在至少兩種不同的電阻狀態之間轉換。

圖1A至1C是說明現有的半導體存儲器件的示圖，其中圖1A是平面圖，圖1B是沿著圖1A所示的線I-I’截取的截面圖，以及圖1C是沿著圖1A所示的線II-II’截取的截面圖。

參見圖1A至圖1C，現有的利用電阻變化的半導體存儲器件具有如下結構：在彼此交叉的第一導線12和第二導線15的交叉點處形成由可變電阻材料形成的存儲層13。

通過一系列工藝來形成具有上述結構的半導體存儲器件，包括以下工藝：在具有特定結構的襯底11上沉積并刻蝕導電層，以形成第一導線12；在第一導線12上沉積并刻蝕可變阻變層以形成存儲層13；在襯底11上形成嵌入在第一導線12與存儲層13之間的絕緣層14；以及通過在絕緣層14上沉積并刻蝕導電層來形成與存儲層13接觸的第二導線15。

現有的半導體存儲器件隨著其集成度的增加，而具有線寬減小的第一導線12和第二導線15以及存儲層13，且因而難以控制第一導線12和第二導線15與存儲層13之間的接觸面積。

另外，第一導線12和第二導線15具有平板形狀，并且因此，隨著第一導線12和第二導線15的線寬的減小，其體積也相應地減小。結果，它們的信號傳輸特性可能會惡化。

另外，由于通過沉積和刻蝕工藝來形成存儲層13，所以在刻蝕工藝進行時可能會破壞存儲層13，或者在刻蝕工藝進行時產生的副產物可能會再次沉積在存儲層13的側壁上，由此惡化存儲器件的特性。

發明內容

本發明的一個實施例涉及一種用于即使在高集成度的條件下仍能簡單地控制導線與存儲層之間的接觸面積的方法。

另外，本發明的一個實施例涉及一種用于即使在高集成度的條件下仍能改善導線的信號傳輸特性的方法。

另外，本發明的一個實施例涉及一種用于防止因存儲層的破壞和刻蝕副產物而導致特性惡化的方法。

根據本發明的一個實施例，一種半導體存儲器件包括：多個第一導線；存儲層，所述存儲層與所述第一導線中的每個的第一側壁接觸；以及多個第二導線，所述多個第二導線與所述第一導線交叉并與所述存儲層接觸。

根據本發明的另一個實施例，一種半導體存儲器件包括：多個第一導線，所述多個第一導線被形成在襯底上；絕緣層，所述絕緣層被形成在所述第一導線上；溝槽，所述溝槽暴露出所述第一導線中的每個導線的第一側壁；存儲層，所述存儲層被形成在所述第一導線中的每個第一導線的暴露出的側壁上；以及多個第二導線，所述多個第二導線與所述第一導線交叉并填充所述溝槽。

根據本發明的另一個實施例，一種用于制造半導體存儲器件的方法包括以下步驟：在襯底之上形成多個第一導線；在包括所述第一導線的襯底之上形成絕緣層；通過選擇性地刻蝕所述絕緣層來形成暴露出所述第一導線的側壁的溝槽；在所述第一導線的暴露出的側壁之上形成存儲層；以及形成與所述第一導線交叉并填充所述溝槽的多個第二導線。

附圖說明

圖1A至圖1C是說明現有的半導體存儲器件的平面圖。

圖2是說明根據本發明的實施例的半導體存儲器件的平面圖。

圖3A和圖3B是說明根據本發明的第一實施例的半導體存儲器件的沿圖2所示的線I-I’和II-II’截取的截面圖。

圖4A和圖4B是說明根據本發明的第二實施例的半導體存儲器件的沿圖2所示的線I-I’和II-II’截取的截面圖。

圖5A至圖5E是說明一種用于制造根據本發明的第二實施例的半導體存儲器件的方法的工藝截面圖。

圖6A和圖6B是說明根據本發明的第三實施例的半導體存儲器件的沿圖2所示的線I-I’和II-II’截取的截面圖。

圖7A至圖7E是說明一種用于制造根據本發明的第三實施例的半導體存儲器件的方法的工藝截面圖。