[發明專利]半導體存儲器件、存儲芯片、存儲模塊、存儲系統及其制造方法

在審

• 申請號: 201210347798.8
• 申請日: 2012-09-18
• 公開（公告）號: CN103208481A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 崔惠晶
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L45/00;H01L27/24
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;俞波

1.一種半導體存儲器件，包括：

多個第一導線；

存儲層，所述存儲層與所述第一導線中的每個的第一側壁接觸；以及

多個第二導線，所述多個第二導線與所述第一導線交叉并與所述存儲層接觸。

2.如權利要求1所述的半導體存儲器件，其中，所述存儲層與所述第一導線中的每個的第二側壁接觸。

3.如權利要求1所述的半導體存儲器件，其中，所述存儲層在與所述第一導線中的每個偶數編號的第一導線的第一側壁接觸的同時，與所述第一導線中的每個奇數編號的第一導線的在相應的同一溝槽內的第二側壁接觸。

4.如權利要求1所述的半導體存儲器件，其中，所述第二導線每個都具有形成在所述第一導線之間的部分。

5.如權利要求1所述的半導體存儲器件，其中，所述存儲層包括可變電阻材料。

6.一種半導體存儲器件，包括：

多個第一導線，所述多個第一導線被形成在襯底之上；

絕緣層，所述絕緣層被形成在所述第一導線之上；

溝槽，所述溝槽暴露出所述第一導線中的每個的第一側壁；

存儲層，所述存儲層被形成在所述第一導線中的每個的暴露出的側壁之上；以及

多個第二導線，所述多個第二導線與所述第一導線交叉，并填充所述溝槽。

7.如權利要求6所述的半導體存儲器件，其中，所述溝槽每個都具有選自如下形狀中的任何一種：暴露出所述第一導線中的每個的兩個側壁的形狀、暴露出所述第一導線中的每個的第一側壁的形狀、以及暴露出所述第一導線中的每個的第一側壁或第二側壁的形狀。

8.如權利要求7所述的半導體存儲器件，其中，在所述溝槽每個都具有暴露出所述第一導線中的每個的第一側壁或第二側壁的形狀時，所述溝槽每個都在暴露出所述第一導線中的每個偶數編號的第一導線的第一側壁的同時，暴露出所述第一導線中的每個奇數編號的第一導線的第二側壁。

9.如權利要求6所述的半導體存儲器件，其中，所述溝槽的底表面被形成在所述襯底的頂表面之下。

10.如權利要求6所述的半導體存儲器件，其中，所述溝槽的頂側是圓的。

11.如權利要求6所述的半導體存儲器件，其中，所述存儲層被形成在所述溝槽的表面之上，或被形成在所述溝槽和所述絕緣層的表面之上。

12.如權利要求6所述的半導體存儲器件，其中，所述存儲層包括可變電阻材料。

13.如權利要求6所述的半導體存儲器件，其中，所述第二導線每個都包括：

第一導電層，所述第一導電層填充所述溝槽；以及

第二導電層，所述第二導電層被形成在所述第一導電層之上，并與所述第一導線交叉。

14.如權利要求6所述的半導體存儲器件，其中，所述絕緣層被形成在所述第一導線中的每個的第二側壁和頂表面之上。

15.一種制造半導體存儲器件的方法，包括以下步驟：

在襯底之上形成多個第一導線；

在包括所述第一導線的襯底之上形成絕緣層；

通過選擇性刻蝕所述絕緣層來形成暴露出所述第一導線的側壁的溝槽；

在所述第一導線的暴露出的側壁之上形成存儲層；以及

形成與所述第一導線交叉并填充所述溝槽的多個第二導線。

16.如權利要求15所述的方法，其中，形成所述溝槽的步驟包括：沿著所述第一導線的中心線來刻蝕所述第一導線，直到暴露出所述中心線之下的襯底。

17.如權利要求15所述的方法，其中，沿著包括所述第一導線的襯底的表面形成所述絕緣層。

18.如權利要求15所述的方法，其中，形成所述溝槽的步驟包括：刻蝕所述第一導線之間的所述絕緣層，以暴露出所述第一導線中的每個的第一側壁。

19.如權利要求15所述的方法，其中，形成所述溝槽的步驟包括：刻蝕所述第一導線之間的所述絕緣層，以暴露出所述第一導線中的每個的第一側壁或第二側壁。

20.如權利要求15所述的方法，其中，形成所述溝槽的步驟包括：交替地刻蝕在所述第一導線之間的絕緣層，以暴露出所述第一導線中的每個的第一側壁。