[發明專利]基于串行外圍設備接口總線的數據傳輸方法和系統

有效

• 申請號: 201210347580.2
• 申請日: 2012-09-18
• 公開（公告）號: CN103678209B
• 公開（公告）日: 2017-03-15
• 發明（設計）人: 焉逢運
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,孫向民

技術領域

本發明涉及一種數據傳輸方法和系統，尤其涉及一種基于串行外圍設備接口（SPI）總線的數據傳輸方法和系統。

背景技術

串行外圍設備接口SPI（serial?peripheral?interface）總線（以下簡稱“串行總線”或“SPI”）技術是Motorola公司推出的一種同步串行接口，用于主機（例如CPU）與各從機（例如各種外圍設備或器件）進行全雙工、同步串行通訊，在速度、通用性及成本方面的優勢明顯，得到廣泛應用。

SPI可以同時發出和接收串行數據。它只需四條線就可以完成主機與各種外圍器件的通訊，這四條線是：傳輸時鐘線SCKL、主機輸入/從機輸出數據線MISO、主機輸出/從機輸入數據線MOSI、低電平有效從機選擇線SSEL。

圖1顯示了傳統的SPI總線的工作時序圖，其中SPI總線是串行工作的，通常是發送端在時鐘的上升沿發送數據，接收端在下降沿采樣數據，或者是發送端在時鐘的下降沿發送數據，接收端在上升沿采樣數據。這種設計非常有利于接收端利用時鐘沿采樣數據，尤其是小規模集成電路。但是，隨著發送端和接收端（尤其是各種從機）日益復雜，接收端內部通常具有自身的時鐘域，因此,由于涉及到SCK時鐘域與接收端內部時鐘域之間的異步信號的同步問題，SPI傳輸方案在目前的應用中（例如具有嵌入式CPU的芯片的應用中）通常不直接使用SCK的邊沿來對數據信號作鎖存，而采用對SCK采樣來判斷SCK的時鐘邊沿，并在相應的SCK時鐘邊沿來采樣數據。

隨著對串行總線數據傳輸速率的要求日益提高，已經提出了各種提高串行總線傳輸速率的方案。其中，傳統的提高串行總線傳輸速率的方案，是通過提高時鐘頻率或增加數據線寬度來完成的，然而，提高時鐘速率會帶來信號完整性問題，而增加數據線寬度則會占用更多引腳資源，均會給串行總線及其關聯的系統的性能和成本帶來不利影響。此外，在提高數據傳輸速率的前提下，如何在不增加額外的系統復雜度的情況下保證SCK時鐘域與接收端內部時鐘域之間的同步，也是需要解決的問題。

因此，如何在保持串行總線時鐘頻率不變，數據寬度不變的前提下，提高總線傳輸速率，以及實現SCK時鐘域與接收端內部時鐘域之間的異步信號的同步，是目前亟待解決的問題。

背景技術部分公開的信息只是為了加強對本發明的一般背景的理解，不應看作是對該信息構成本領域技術人員已知的相關技術的提示或任何形式的暗示。

發明內容

本發明的目的在于，在保持串行總線時鐘頻率不變，數據寬度不變的前提下，提高總線傳輸速率，避免了提高時鐘頻率帶來的信號完整性問題或增加數據線寬度帶來的占用更多引腳資源問題。

本發明的另一目的在于，在提高總線傳輸速率的基礎上，保證SCK時鐘域與接收端內部時鐘域之間的異步信號的同步。

為達此目的，根據本發明的一方面，提出了一種基于串行外圍設備接口（SPI）總線的數據傳輸方法，該方法在主機（M）與從機（S）之間雙向串行傳輸數據，其中所述主機（M）提供傳輸時鐘（SCK），其特征在于，該方法包括：當由所述主機（M）向所述從機（S）傳輸數據時，所述主機（M）利用所述傳輸時鐘（SCK）的前半周期和后半周期交替選通所述主機（M）的輸出數據并通過第一數據線（MOSI）發送至所述從機（S）；以及當由所述從機（S）向所述主機（M）傳輸數據時，所述從機（S）接收由所述主機（M）提供的所述傳輸時鐘（SCK），并利用所述傳輸時鐘（SCK）的前半周期和后半周期交替選通所述從機（S）的輸出數據并通過第二數據線（MISO）發送至所述主機（M）。該方法通過利用串行總線的傳輸時鐘（SCK）的前半周期和后半周期同時傳輸數據來提高串行總線的傳輸速率。

優選地，當由所述主機（M）向所述從機（S）傳輸數據時，所述從機（S）判斷所述傳輸時鐘（SCK）的前半周期或后半周期是否到來，若是，則將從機的輸入寄存器的數據更新為第一數據線（MOSI）上的當前數據，若否，則保持從機的輸入寄存器的數據。也就是說，通過從機對傳輸時鐘SCK的前半周期與后半周期分別進行判斷，從而實現SCK時鐘域與接收端內部時鐘域之間的異步信號的同步。

優選地，判斷所述傳輸時鐘（SCK）的前半周期或后半周期是否到來包括：判斷所述傳輸時鐘（SCK）的當前采樣電平是否與前次采樣電平相同，如果相同，則將第一數據線（MOSI）上的當前數據鎖存到從機（S）的輸入寄存器；如果不相同，則將從機（S）的輸入寄存器的數據移出，并將第一數據線（MOSI）上的當前數據鎖存到從機（S）的輸入寄存器。