[發明專利]一種陣列基板及其制造方法

有效

• 申請號: 201210345680.1
• 申請日: 2012-09-17
• 公開（公告）號: CN102890378A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 高濤;周偉峰;張峰;呂志軍
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L27/12;H01L21/77
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種陣列基板，其特征在于，該陣列基板包括：

位于襯底基板上的柵電極和柵線；

所述柵電極和柵線上依次覆蓋有第一絕緣層、有源層及歐姆接觸層，其中，所述有源層與所述歐姆接觸層形成薄膜晶體管TFT溝道；

所述TFT溝道上覆蓋有第二絕緣層，在所述襯底基板上除所述第二絕緣層覆蓋的區域外的其他區域上覆蓋有像素電極，其中，所述第二絕緣層上的歐姆接觸層對應位置上分別形成有接觸孔，部分所述像素電極通過所述接觸孔與所述歐姆接觸層接觸；

所述第二絕緣層上覆蓋有漏電極、源電極及數據線，其中，所述漏電極與所述像素電極接觸；

所述漏電極、源電極及數據線上覆蓋有鈍化層。

2.一種陣列基板的制造方法，其特征在于，該方法包括：

步驟1：采用灰色調或半色調掩膜板，通過第一次構圖工藝，在襯底基板上依次形成柵線和柵電極、第一絕緣層、有源層及歐姆接觸層，其中，所述有源層及所述歐姆接觸層構成薄膜晶體管TFT溝道區域；

步驟2：采用灰色調或半色調掩膜板，通過第二次構圖工藝，在完成步驟1的襯底基板上，依次形成第二絕緣層和像素電極；

步驟3：采用灰色調或半色調掩膜板，通過第三次構圖工藝，在完成步驟2的襯底基板上，依次形成漏電極和源電極、數據線以及鈍化層。

3.如權利要求2所述的方法，其特征在于，所述步驟1具體包括：

步驟11：在所述襯底基板上依次沉積柵金屬薄膜、第一絕緣層薄膜、半導體薄膜及摻雜半導體薄膜；

步驟12：在完成步驟11的襯底基板上涂覆光刻膠，并采用灰色調或半色調掩膜板進行曝光、顯影處理，形成第一光刻膠完全保留區域、第一光刻膠半保留區域及第一光刻膠完全去除區域；

其中，所述第一光刻膠完全保留區域對應所述柵線和柵電極所在區域，所述第一光刻膠半保留區域對應TFT溝道區域中除所述柵電極之外的區域，所述第一光刻膠完全去除區域對應所述襯底基板上除上述區域之外的區域；

步驟13：在完成步驟12的襯底基板上，依次形成柵線和柵電極、第一絕緣層以及TFT溝道區域，具體包括：

通過一次刻蝕工藝，刻蝕掉所述第一光刻膠完全去除區域對應的柵金屬薄膜、第一絕緣層薄膜、半導體薄膜及摻雜半導體薄膜；

通過一次灰化工藝，去除掉所述第一光刻膠半保留區域的光刻膠；

通過一次刻蝕工藝，刻蝕掉所述第一光刻膠半保留區域對應的摻雜半導體薄膜，并暴露出半導體薄膜，以形成所述TFT溝道區域；以及

通過剝離工藝，剝離掉所述第一光刻膠完全保留區域的光刻膠。

4.如權利要求3所述的方法，其特征在于，所述步驟11具體包括：

采用磁控濺射或熱蒸鍍的方式，在所述襯底基板上沉積柵金屬薄膜；以及

采用化學氣相沉積方式，在完成上述步驟的襯底基板上，依次沉積第一絕緣層薄膜、半導體薄膜及摻雜半導體薄膜。

5.如權利要求3或4所述的方法，其特征在于，所述柵金屬薄膜的厚度為1500埃米~2500埃米；

所述第一絕緣層薄膜的厚度為2500埃米~4000埃米；

所述半導體薄膜的厚度為800埃米~1500埃米；

所述摻雜半導體薄膜的厚度為500埃米~1000埃米。

6.如權利要求3或4所述的方法，其特征在于，所述柵金屬薄膜的材質為鉬、鋁、銅及鎢中的一種金屬或由至少兩種金屬形成的合金；

所述第一絕緣層薄膜的材質為氮化硅及氧化硅中的一種或組合。