[發明專利]一種LED芯片及制備方法

在審

• 申請號: 201210343559.5
• 申請日: 2012-09-17
• 公開（公告）號: CN103682010A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 謝春林;張旺
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: H01L33/14
• 分類號: H01L33/14;H01L33/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于半導體領域，尤其涉及一種LED芯片及制備方法。

背景技術

發光二極管（LED）是一種能將電信號轉換成光信號的結型電致發光半導體器件，氮化鎵（GaN）基發光二極管作為固態光源一經出現便以其高效率、長壽命、節能環保、體積小等優點成為國際半導體和照明領域研發與產業關注的焦點。

目前藍寶石（Al₂O₃）襯底是氮化鎵進行異質外延生長最為常用的襯底之一。由于藍寶石襯底和氮化鎵外延層間存在很大的晶格常數失配和熱膨脹系數差異，因此氮化鎵外延層中存在很大的應力和較高密度的缺陷，這些缺陷包括刃位錯、螺位錯和混合位錯，即便采用圖形化的藍寶石襯底，氮化鎵外延層中的缺陷密度仍高達10⁸/cm²數量級，而缺陷往往成為非輻射復合中心和漏電通道，以熱的形式消耗了電子和空穴，卻對發光沒有貢獻，反而降低了LED性能，并且漏電中心的存在使芯片的ESD（靜電釋放）性能也大大降低。雖然目前有多種方法以提高LED芯片的抗ESD性能，包括采用新的生長技術以降低缺陷密度，從而減少漏電中心；或在生長MQW（多量子阱）前加入低摻雜的n型GaN的結構，通過n型GaN的高阻特性來提高電流分布的均勻性，從而提高ESD性能；或在生長MQW前和生長MQW過程中增加Si摻雜量，以增大LED芯片電容的方式，來提高芯片的ESD性能但這些方法多數集中于減小漏電中心，或減小電子從漏電中心通過的可能性來實現，并且工藝較復雜，成本較高。

發明內容

本發明為改善LED芯片的ESD性能，提供一種LED芯片及制備方法，可顯著提高LED芯片的ESD性能，并且工藝簡單，可操作性強，成本較低。

本發明提供一種LED芯片，包括襯底，襯底之上依次形成的緩沖層、n型氮化物層、發光層、p型氮化物層和導電層，所述p型氮化物層與導電層相接觸的表面上分布有坑狀結構，所述坑狀結構位于p型氮化物層上，所述坑狀結構內覆蓋具有絕緣特性的阻擋層。

本發明還提供一種LED芯片的制備方法，包括以下步驟：

提供襯底；

在襯底上形成緩沖層；

在緩沖層上形成n型氮化物層；

在n型氮化物層上形成發光層；

在發光層上形成p型氮化物層；

對p型氮化物層表面進行化學腐蝕，形成坑狀結構；

在所述坑狀結構內形成具有絕緣特性的阻擋層；

在p型氮化物層具有坑狀結構的表面上形成導電層。

本發明的有益效果：通過對LED芯片的p型氮化物層進行化學腐蝕，由于外延層有缺陷的地方腐蝕比較快，從而在p型氮化物層表面上形成坑狀結構，每一個坑狀結構都是一個潛在的漏電通道。然后通過在坑狀結構內形成絕緣的阻擋層，可有效阻擋漏電中心對電子的輸送作用，迫使電子和空穴以正常的方式進入發光層，從而提高LED芯片的ESD性能和發光效率。

本發明還具有工藝簡單，可操作性強，成本較低的優點。

附圖說明

圖1為本發明實施例LED芯片的結構示意圖；

圖2為本發明另一實施例LED芯片的結構示意圖；

圖3為本發明實施例LED芯片具有坑狀結構的p型氮化物層的結構示意圖；

圖4為本發明實施例LED芯片阻擋層的結構示意圖；

圖5為本發明實施例LED芯片經蝕刻后的阻擋層的結構示意圖。

具體實施方式

為了使本發明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

如圖1所示，本發明提供一種LED芯片，包括襯底1，襯底之上依次形成的緩沖層2、n型氮化物層3、發光層4、p型氮化物層5和導電層6，所述p型氮化物層5與導電層6相接觸的表面上分布有坑狀結構53，所述坑狀結構53位于p型氮化物層5上，所述坑狀結構53內設有具有絕緣特性的阻擋層7。

本發明通過在p型氮化物層5表面上形成坑狀結構，每一個坑狀結構都是一個潛在的漏電通道，然后通過在坑狀結構53內形成絕緣的阻擋層，可有效阻擋漏電中心對電子的輸送作用，迫使電子和空穴以正常的方式進入發光層4，從而提高LED芯片的ESD性能和發光效率。

本發明還具有工藝簡單，可操作性強，成本較低的優點。