[發明專利]光子集成芯片匹配電路的三維封裝裝置

有效

• 申請號: 201210342284.3
• 申請日: 2012-09-14
• 公開（公告）號: CN102856302A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 祝寧華;王佳勝;劉建國;劉宇
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L23/58
• 分類號: H01L23/58;H01L23/66;H01L23/367
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術領域

本發明屬于光電子器件領域，更具體說是光子集成芯片匹配電路的三維封裝裝置。

背景技術

目前，由分立光電子器件構建的光網絡設備難以適應飛速發展的光纖通信網絡，光子集成芯片(PIC)是實現大容量、低功耗光網絡所必須依賴的技術。為了將外部微波信號有效地加載到光子集成芯片上，要求過渡熱沉有高效率低反射低損耗的阻抗匹配微波電路。

與分立器件顯著不同，超高集成度使集成器件尺度縮小到微納量級，這對器件的研制和封裝提出了更為嚴格的要求。當前分立器件封裝所經常采用的微波波導的電路設計在陣列封裝中并不適用。如果采用單路封裝常用的共面波導傳輸線或者微帶傳輸線電路，在傳輸線末端并聯匹配電阻，則匹配電阻由于多路集成器件的尺寸限制難以加工。如果采用金絲將電極引出，由于器件尺寸限制，又會出現因為金絲過長以及直徑過細而導致明顯的電感效應，引入較多寄生參數，影響整個陣列的高頻性能。

此外，由于超高集成度造成的管芯陣列散熱問題，也可通過本發明達到改善。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的主要目的在于提供一種光子集成芯片匹配電路的三維封裝裝置，以克服光子集成芯片陣列封裝時因陣列芯片間距限制導致的匹配電路尺寸受限的問題，突破微波電路的傳統設計只在二維平面的局限，增加電路設計的維度，為微波電路的設計預留空間。

(二)技術方案

為達到上述目的，本發明提供了一種光子集成芯片匹配電路的三維封裝裝置，包括：

一第一載體基片1；

一第一微波傳輸線陣列2，蒸鍍在該第一載體基片1的上表面，用于給光子集成芯片提供偏置電壓和高頻調制信號；

一第二載體基片3，與該第一載體基片1垂直或成一定角度，形成三維立體結構；

一第二微波傳輸線陣列4，蒸鍍在該第二載體基片3的下表面，且與該第一微波傳輸線陣列2的電極相匹配并進行焊接或燒結；

一電極陣列5，蒸鍍在該第二載體基片3的一個側面或相對的兩個側面；以及

一微波電路6。

上述方案中，其中該第一載體基片1和該第二載體基片3采用的材料是氮化鋁、氮化鈹、氧化鋁、金剛石、氧化鈹或碳化硅。

上述方案中，其中該第一微波傳輸線陣列2和該第二微波傳輸線陣列4中的傳輸線單元采用的是共面波導或微帶傳輸線。

上述方案中，其中該電極陣列5的邊緣幾何尺寸與該第二微波傳輸線陣列4中的信號電極陣列相連接并過渡。

上述方案中，其中該微波電路6是阻抗匹配電路、直流偏置電路或其他微波封裝電路。

(三)有益效果

從上述技術方案可以看出，本發明具有以下有益效果：

1、本發明提供的這種光子集成芯片匹配電路的三維封裝裝置，克服了光子集成芯片陣列封裝時因陣列芯片間距限制導致的匹配電路尺寸受限的問題，突破了微波電路的傳統設計只在二維平面的局限，增加了電路設計的維度，為微波電路的設計預留了極大的空間。

2、本發明提供的這種光子集成芯片匹配電路的三維封裝裝置，既減少了器件模塊的反射參量，又減少了金絲數量和長度，提高了微波信號的調制效率，實現了光子集成芯片的阻抗匹配，適用于多路并行激光器、電吸收調制器等多種器件集成結構的封裝。

3、本發明提供的這種光子集成芯片匹配電路的三維封裝裝置，光子集成陣列芯片的過渡熱沉散熱面積擴大，散熱能力大大增強。

附圖說明

為進一步說明本發明的技術內容，以下結合實施例及附圖對本發明作進一步說明，其中：

圖1是本發明提供的光子集成芯片匹配電路的三維封裝裝置的結構示意圖。

圖2-1，圖2-2，圖2-3是本發明一種光子集成芯片匹配電路的三維封裝裝置的一個實施例示意圖，是一種電吸收調制激光器陣列封裝的阻抗匹配電路。

圖3是該用于電吸收調制激光器陣列封裝的阻抗匹配電路的第二載體基片3及蒸鍍在第二載體基片3表面的微波電路示意圖。

圖4是該用于電吸收調制激光器陣列封裝的阻抗匹配電路的第一載體基片1及蒸鍍在第一載體基片1表面的微波電路示意圖。

圖5-1，圖5-2是本發明一種光子集成芯片匹配電路的三維封裝裝置的一個實施例示意圖，是一種直接調制激光器陣列封裝的偏置電路與阻抗匹配電路。

圖6是該用于直接調制激光器陣列封裝的偏置電路與阻抗匹配電路的第二載體基片3及蒸鍍在第二載體基片3表面的微波電路示意圖。