[發明專利]半導體器件、半導體晶片及半導體器件的制造方法有效
| 申請號: | 201210342242.X | 申請日: | 2012-09-14 |
| 公開(公告)號: | CN103000589A | 公開(公告)日: | 2013-03-27 |
| 發明(設計)人: | 吉澤和隆;江間泰示;森木拓也 | 申請(專利權)人: | 富士通半導體股份有限公司 |
| 主分類號: | H01L23/00 | 分類號: | H01L23/00;H01L23/488;H01L23/528;H01L21/78 |
| 代理公司: | 隆天國際知識產權代理有限公司 72003 | 代理人: | 姜燕;邢雪紅 |
| 地址: | 日本神奈*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 半導體 晶片 制造 方法 | ||
技術領域
在下文中將要描述的實施例涉及一種沿劃片線(scribe?line)切割的半導體器件、具有設置在劃片線中的焊盤的半導體器件和晶片及半導體器件的制造方法。?
背景技術
在半導體晶片的劃片線中,設置有用于工藝監控的多個焊盤(接觸焊盤)。因此,當沿劃片線切割半導體晶片時,可能會有由于焊盤斷裂而形成毛刺的情況。為了減少這種毛刺的發生,提出一種形成互連上焊盤和下焊盤的通路塞(via-plug)的結構,使得在每個焊盤的四個角中的每一個處只有一個通路塞。此外,提出一種包括至少三個布線層的結構,其中利用除了最下面的布線層之外的其他兩個布線層形成焊盤。?
此外,為了延長切割刀片的壽命,提出一種在用于電極形成的整個區域上方只形成頂層布線層的焊盤、而除了形成在頂層布線層中的那些焊盤之外的焊盤只形成在用于電極形成的區域的四個角處的結構。?
[相關技術文獻]?
[專利文獻]?
專利文獻1:日本特許專利公開號2008-34783?
專利文獻2:日本特許專利公開號2007-173752?
專利文獻3:日本特許專利公開號2002-190456?
專利文獻4:日本特許專利公開號2005-158832?
隨著布線層的數量增加,設置在劃片線中的焊盤的數量也因此增加。當焊盤的數量增加時,增加了在切割時形成裂紋以及因此形成的裂紋從劃片線向形成器件的區域延伸的機會。這時,當劃片線的寬度變窄時,可能會出現裂紋到達封閉環內的區域并對電子電路的操作產生不利影響(adversary?effect)的情況。?
因此,需要一種即使當劃片線的寬度變窄且布線層的數量增加時,也能夠抑制裂紋形成的半導體器件及其制造方法。?
發明內容
在一個方面,提供一種半導體器件,包括:半導體襯底,所述半導體襯底具有劃片區和芯片區;多個布線層,形成在所述半導體晶片上方;通路層,插在所述多個布線層之間;導電薄膜,分別形成在所述多個布線層中;以及通路塞,設置在所述通路層中,使得所述通路塞將分別位于所述通路層的上方和下方的所述布線層的導電薄膜彼此連接,其中所述劃片區沿所述半導體襯底的邊緣位于所述芯片區的外緣,所述劃片區包括位于所述邊緣附近的焊盤區,在從垂直于所述襯底而看到的平面圖中,所述焊盤區與所述多個布線層的導電薄膜重疊,所述多個布線層包括第一布線層和第二布線層,在從垂直于所述襯底而看到的平面圖中,所述第一布線層的導電薄膜包括形成在所述焊盤區的整個表面上方的第一導電圖案,以及在從垂直于所述襯底而看到的平面圖中,所述第二布線層的所述導電薄膜包括形成在一部分焊盤區中的第二導電圖案。?
根據本實施例,能夠在切割時降低構成導電圖案的金屬材料的韌性(ductility)對用于切割的切割刀片降低的不利影響。這樣,就能夠在半導體襯底中抑制裂紋的形成。?
附圖說明
圖1A是在切割以形成第一實施例的半導體器件之前半導體晶片的平面圖,而圖1B是表示圖1A的半導體晶片的芯片區和劃片線的放大的平面圖;?
圖2A和圖2B是分別表示在切割以形成第一實施例的半導體器件之前第一布線層和第二布線層的布線圖案的平面圖;?
圖3A是表示在切割以形成第一實施例的半導體器件之前在第三布線層和第四布線層的劃片線中的布線圖案的平面圖,而圖3B是表示在切割以形成第一實施例的半導體器件之前在第五布線層的劃片線中的布線圖案的平面圖;?
圖4是表示在切割以形成第一實施例的半導體器件之前焊盤附近的剖面?圖;?
圖5A是第一實施例的半導體器件的平面圖,圖5B是表示第一實施例的半導體器件的焊盤區附近的平面圖,而圖5C是表示低于頂層布線層的布線層的焊盤區的橫剖面圖;?
圖6是表示根據比較例的半導體器件的焊盤區的剖面圖;?
圖7A是表示在切割以形成比較例的半導體器件之前劃片線和切割刀片的平面圖,圖7B是沿圖7A的平面圖中所示的虛線7B-7B的剖面圖,而圖7C是表示切割刀片的旋轉速度或饋送速度(feeding?speed)與位置之間的關系的圖;?
圖8A是在切割以形成第一實施例的半導體器件之前劃片線和切割刀片的平面圖,圖8B是表示在切割以形成第一實施例的半導體器件之前劃片線和低于頂層布線層的布線層的橫剖面圖,圖8C是沿圖8A和圖8B中所示的虛線8C-8C的剖面圖,而圖8D是表示切割刀片的旋轉速度或饋送速度與位置之間的關系的圖;?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于富士通半導體股份有限公司,未經富士通半導體股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210342242.X/2.html,轉載請聲明來源鉆瓜專利網。





