[發(fā)明專利]半導(dǎo)體器件、半導(dǎo)體晶片及半導(dǎo)體器件的制造方法

有效

• 申請?zhí)枺?/td>: 201210342242.X
• 申請日: 2012-09-14
• 公開（公告）號: CN103000589A
• 公開（公告）日: 2013-03-27
• 發(fā)明（設(shè)計）人: 吉澤和隆;江間泰示;森木拓也
• 申請（專利權(quán)）人: 富士通半導(dǎo)體股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L23/488;H01L23/528;H01L21/78
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種半導(dǎo)體器件，包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底包括劃片區(qū)和芯片區(qū)；

多個布線層，形成在所述半導(dǎo)體晶片上方；

通路層，插在所述多個布線層之間；

導(dǎo)電薄膜，分別形成在所述多個布線層中；以及

通路塞，設(shè)置在所述通路層中，使得所述通路塞將分別位于所述通路層的上方和下方的所述布線層的導(dǎo)電薄膜彼此連接，

其中所述劃片區(qū)沿所述半導(dǎo)體襯底的邊緣而位于所述芯片區(qū)的外緣，

所述劃片區(qū)包括位于所述邊緣附近的焊盤區(qū)，在從垂直于所述襯底而看到的平面圖中，所述焊盤區(qū)與所述多個布線層的導(dǎo)電薄膜重疊，

所述多個布線層包括第一布線層和第二布線層，

在從垂直于所述襯底而看到的平面圖中，所述第一布線層的導(dǎo)電薄膜包括形成在所述焊盤區(qū)的整個表面上方的第一導(dǎo)電圖案，以及

在從垂直于所述襯底而看到的平面圖中，所述第二布線層的導(dǎo)電薄膜包括形成在一部分所述焊盤區(qū)中的第二導(dǎo)電圖案。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二布線層的導(dǎo)電薄膜包括構(gòu)成所述第二導(dǎo)電圖案的多個部件，所述多個部件相互分離地設(shè)置在所述焊盤區(qū)內(nèi)。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其中所述第二導(dǎo)電圖案至少形成在從所述邊緣偏移的位置處。

4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其中所述第二導(dǎo)電圖案至少沿所述焊盤區(qū)的一部分外緣而設(shè)置，使得所述第二導(dǎo)電圖案與所述邊緣不重疊。

5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其中所述焊盤區(qū)被這樣的部分所限定：與所述邊緣相對的第一外緣部分；延伸到所述邊緣和所述第一外緣部分的第二外緣部分；以及延伸到所述邊緣和所述第一外緣部分的第三外緣部分，所述焊盤區(qū)具有由所述第一外緣部分和所述第二外緣部分形成的第一頂點，由所述第一外緣部分和所述第三外緣部分形成的第二頂點，并且其中所述第二導(dǎo)電圖案被設(shè)置在鄰近所述第一頂點和所述第二頂點處。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述第二導(dǎo)電圖案呈鉤狀且被設(shè)置在鄰近所述第一頂點或所述第二頂點處。

7.一種晶片，包括：

半導(dǎo)體襯底，包括劃片區(qū)和由所述劃片區(qū)限定的芯片區(qū)；

布線層，形成在所述半導(dǎo)體襯底上；

金屬焊盤，沿所述劃片區(qū)的中心線形成；以及

第一和第二導(dǎo)電圖案，形成在所述布線層中，所述第一導(dǎo)電圖案電性連接至所述焊盤，并且從平面圖中觀看，所述第一導(dǎo)電圖案被設(shè)置為至少與所述焊盤重疊，

從平面圖中觀看，所述第二導(dǎo)電圖案被設(shè)置為至少與所述焊盤重疊，并且所述第二導(dǎo)電圖案與所述第一導(dǎo)電圖案分離。

8.根據(jù)權(quán)利要求7所述的晶片，其中位于所述焊盤下面的所述第一和第二導(dǎo)電圖案被形成在進行切割工藝時被切割刀片去除的區(qū)域中。

9.根據(jù)權(quán)利要求8所述的晶片，其中所述區(qū)域的寬度為15μm到50μm。

10.根據(jù)權(quán)利要求7-9中任一項所述的晶片，其中所述第二導(dǎo)電圖案與所述焊盤電性隔離。

11.一種半導(dǎo)體器件的制造方法，包括：

在半導(dǎo)體晶片上形成監(jiān)控裝置，所述半導(dǎo)體晶片的表面形成有劃片區(qū)，所述劃片區(qū)在所述表面上限定多個芯片區(qū)；

在形成所述監(jiān)控裝置之后，在所述半導(dǎo)體晶片上方形成多層布線結(jié)構(gòu)，所述多層布線結(jié)構(gòu)包括交替層疊的通路層和布線層；以及

沿所述劃片線切割所述半導(dǎo)體晶片以將所述半導(dǎo)體晶片分成多個芯片，

所述通路層具有連接位于所述通路層的上方和下方的所述布線層的導(dǎo)電薄膜的通路塞，

所述劃片區(qū)包括去除區(qū)和焊盤區(qū)，所述去除區(qū)沿所述劃片區(qū)的寬度方向的尺寸小于所述焊盤區(qū)的尺寸，

當(dāng)從平面圖中觀看時，所述焊盤區(qū)與所述多個布線層重疊，

所述多個布線層包括第一布線層和第二布線層，

當(dāng)從平面圖中觀看時，所述第一布線層的導(dǎo)電薄膜具有占用所述焊盤區(qū)的整個區(qū)域的第一導(dǎo)電圖案，

當(dāng)從平面圖中觀看時，所述第二布線層的導(dǎo)電薄膜包括占用一部分所述焊盤區(qū)的第二導(dǎo)電圖案，所述切割通過切割刀片來去除所述去除區(qū)，但留下一部分所述焊盤區(qū)未被去除。