[發(fā)明專利]一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201210342100.3
• 申請(qǐng)日: 2012-09-14
• 公開(kāi)（公告）號(hào): CN102881628A
• 公開(kāi)（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 曾紹海;左青云;李銘
• 申請(qǐng)（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司
• 主分類號(hào): H01L21/762
• 分類號(hào): H01L21/762
• 代理公司: 上海天辰知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成電路工藝制造技術(shù)，尤其涉及一種調(diào)整淺溝槽應(yīng)力來(lái)提高互補(bǔ)金屬氧化物半導(dǎo)體?(Complementary?Metal?Oxide?Semiconductor，簡(jiǎn)稱CMOS)?器件性能的一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法。

背景技術(shù)

隨著超大型集成電路尺寸微縮化的持續(xù)發(fā)展，電子的元器件尺寸越來(lái)越小且對(duì)其運(yùn)行操作速度的要求越來(lái)越高，因此，如何改善元器件的驅(qū)動(dòng)電流日益顯得尤為重要。直到最近為止，提高CMOS器件運(yùn)行速度的方法都在集中于減小其溝道長(zhǎng)度以及柵介質(zhì)層的厚度。

然而，在小于100nm的溝道長(zhǎng)度情況下，如果要求電子元器件尺寸進(jìn)一步縮小就會(huì)受到物理極限以及設(shè)備成本的限制。隨著集成電路工藝逐步進(jìn)入90nm、65nm甚至是45nm時(shí)代，柵氧厚度和柵極長(zhǎng)度的減小趨勢(shì)都已經(jīng)逐步放緩。微電子工業(yè)界開(kāi)始尋找其它方式以繼續(xù)提高CMOS器件性能。

其中，提升載流子遷移率被視為提高電子元器件工作速度最佳的替代方案之一。應(yīng)變硅是一種通過(guò)多種不同的物理方法拉伸或是壓縮硅晶格來(lái)達(dá)到提高CMOS晶體管載流子遷移率以至提高晶體管性能而不用減小晶體管面積的技術(shù)，用以提高溝道中電荷載流子的遷移率(NMOS中的電子和PMOS中的空穴)。通常應(yīng)用外延生長(zhǎng)SiGe源/漏或在柵上使用一個(gè)具有誘導(dǎo)應(yīng)力的接觸刻蝕停止層（Contact?Etch?Stop?Layer,?簡(jiǎn)稱CESL），以使該應(yīng)力施加在通道區(qū)域上。當(dāng)沉積接觸刻蝕停止層（CESL）后，由于CESL與其底部材質(zhì)層之間的晶格空間不匹配，因而形成一個(gè)應(yīng)力，此應(yīng)力具有平行于晶體管通道的應(yīng)力分量以及平行于晶體管寬度的應(yīng)力分量。研究顯示，CESL在通道長(zhǎng)度的方向誘導(dǎo)出拉伸的應(yīng)力場(chǎng)，以改善NMOS的性能，而利用壓縮應(yīng)力改善PMOS的性能。所以，為了提高CMOS的整體性能，可以通過(guò)增加NMOS晶體管在通道長(zhǎng)度方向的拉伸應(yīng)力，或者，提高PMOS晶體管在通道長(zhǎng)度方向的壓縮應(yīng)力來(lái)實(shí)現(xiàn)。

但是，集成電路包括許多形成在半導(dǎo)體襯底上的晶體管，一般來(lái)說(shuō)，晶體管是通過(guò)絕緣或隔離結(jié)構(gòu)而彼此間隔開(kāi)。通常用來(lái)形成隔離結(jié)構(gòu)的工藝是淺溝槽隔離（shallow?trench?isolation，簡(jiǎn)稱STI）工藝，傳統(tǒng)的STI工藝通常包括以下簡(jiǎn)化步驟：首先，在硅沉底上熱生長(zhǎng)或淀積氮化硅層；接下來(lái)，通過(guò)光刻和刻蝕過(guò)程選擇性去除該氮化硅層，以在晶體管的源極／漏極區(qū)將會(huì)在存在的地方產(chǎn)生圖形；在源極／漏極區(qū)圖形形成以后，刻蝕產(chǎn)生淺溝槽；最后往淺溝槽里填充絕緣層二氧化硅（SiO2）。淺溝槽里的這種絕緣層產(chǎn)生的應(yīng)力，基本對(duì)MOS管沒(méi)起到作用。但當(dāng)電路元件持續(xù)縮小之后，為了提高器件的性能，除了常規(guī)的應(yīng)變方法外，采用應(yīng)變的絕緣材料填充到淺溝槽中，這種絕緣層對(duì)MOS溝道能夠產(chǎn)生的拉伸或壓縮的應(yīng)力，起到和CESL應(yīng)變方法一樣的效果。

然而，傳統(tǒng)的STI工藝所形成的溝道張應(yīng)力還不能滿足高速增長(zhǎng)的對(duì)電子元器件尺寸的需求，因此，如何開(kāi)發(fā)出一種淺溝槽隔離結(jié)構(gòu)的形成方法使溝道張應(yīng)力在1.0?GPa以上，是目前業(yè)界急要解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供了一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，通過(guò)提高溝道張應(yīng)力，能夠提高硅的載流子遷移率，從而減小電阻與能耗并增大驅(qū)動(dòng)電流和頻率響應(yīng)，最終提高器件的性能。

為解決上述問(wèn)題，本發(fā)明提供一種應(yīng)變硅淺溝槽隔離結(jié)構(gòu)的形成方法，其包括如下步驟：

步驟S01：提供一半導(dǎo)體襯底，且在所述半導(dǎo)體襯底上依次形成有襯墊氧化層和氮化硅層；

步驟S02：采用刻蝕工藝在所述襯墊氧化層、氮化硅層和半導(dǎo)體襯底所形成層疊結(jié)構(gòu)中形成淺溝槽；其中，所述淺溝槽的底部位于所述半導(dǎo)體襯底中；

步驟S03：在所述淺溝槽側(cè)壁、底部以及氮化硅層表面形成保護(hù)層；

步驟S04：在表面形成有保護(hù)層的所述淺溝槽內(nèi)沉積應(yīng)變摻碳氧化硅層以形成隔離介質(zhì)層；

步驟S05：去除所述淺溝槽外的隔離摻碳氧化硅，以及所述氮化硅層表面形成的保護(hù)層，從而形成應(yīng)變硅淺溝槽隔離結(jié)構(gòu)。

優(yōu)選地，所述步驟S02具體包括：步驟S021：在所述襯墊氧化層和氮化硅層內(nèi)形成暴露出所述襯底的開(kāi)口；步驟S022：沿所述開(kāi)口刻蝕至所述襯底中形成淺溝槽。

優(yōu)選地，所述應(yīng)變摻碳氧化硅層采用離子增強(qiáng)化學(xué)氣相沉積工藝生成。

優(yōu)選地，沉積所述應(yīng)變摻碳氧化硅的工藝溫度為300℃~400℃，反應(yīng)氣體為硅烷、甲烷和氧氣的混合體。

優(yōu)選地，所述沉積摻碳氧化硅的工藝溫度為350℃。

優(yōu)選地，所述摻碳氧化硅的含碳量大于等于1%。