[發(fā)明專利]一種管腳跨導(dǎo)值恒定的驅(qū)動電路

無效

• 申請?zhí)枺?/td>: 201210340974.5
• 申請日: 2012-09-16
• 公開（公告）號: CN103684417A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 余力;桑園;吳勇
• 申請（專利權(quán)）人: 鄭州單點科技軟件有限公司
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種管腳跨導(dǎo)值恒定的驅(qū)動電路，該電路連接至器件管腳，其特征在于，所述電路包括參數(shù)相同的第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4），第一NMOS管（N1），參數(shù)相同的第二NMOS管（N2）、第三NMOS管（N3）、第四NMOS管（N4）、第五NMOS管（N5），第六NMOS管（N6）和電阻（R）；

所述第一PMOS管（P1）的源極接電壓源（VDD），柵極連接第一PMOS管（P1）的漏極、第二PMOS管（P2）的柵極、第三PMOS管（P3）的源極；第二PMOS管（P2）的源極連接電壓源（VDD），漏極連接第四PMOS管（P4）的源極；第三PMOS管（P3）的柵極連接第四PMOS管（P4）的柵極、第三PMOS管（P3）的漏極、第二NMOS管（N2）的漏極、第一NMOS管（N1）的柵極；第四PMOS管（P4）的漏極連接第三NMOS管（N3）的柵極和漏極、第一NMOS管（N1）的源極、第二NMOS管（N2）的柵極；

所述第一NMOS管（N1）的漏極連接電壓源（VDD）；第二NMOS管（N2）的源極連接第四NMOS管（N4）的漏極；第三NMOS管（N3）的源極連接第五NMOS管（N5）的漏極和柵極、第四NMOS管（N4）的柵極；第四NMOS管（N4）的源極連接第六NMOS管（N6）的源極；第五NMOS管（N5）的源極接地；第六NMOS管（N6）的源極連接器件管腳（33），柵極連接控制信號端（EN）；電阻（R）串聯(lián)于器件管腳（33）和地之間。