[發(fā)明專利]PCIE總線設(shè)備存儲空間性能測試方法

在審

• 申請?zhí)枺?/td>: 201210339764.4
• 申請日: 2012-09-14
• 公開（公告）號: CN103678055A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 吳偉林;王亮;黃耀;姜維;陳春梅
• 申請（專利權(quán)）人: 成都林海電子有限責(zé)任公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 四川力久律師事務(wù)所 51221
• 代理人: 林輝輪;王蕓

技術(shù)領(lǐng)域

本發(fā)明涉及衛(wèi)星移動通信系統(tǒng)技術(shù)領(lǐng)域，特別涉及一種PCIE總線設(shè)備存儲空間性能測試方法。

背景技術(shù)

PCI?Express是新一代的總線接口。PCI-E的接口根據(jù)總線位寬不同而有所差異，包括X1、X4、X8以及X16，而X2模式將用于內(nèi)部接口而非插槽模式。PCI-E規(guī)格從1條通道連接到32條通道連接，有非常強的伸縮性，以滿足不同系統(tǒng)設(shè)備對數(shù)據(jù)傳輸帶寬的不同需求。此外，較短的PCI-E卡可以插入較長的PCI-E插槽中使用，PCI-E接口還能夠支持熱拔插。PCI-E?X1的250MB/秒傳輸速度可以滿足主流聲效芯片、網(wǎng)卡芯片和存儲設(shè)備對數(shù)據(jù)傳輸帶寬的需求，而位寬為X16的PCI-E接口能夠提供5GB/s的帶寬，取代了AGP接口應(yīng)用。?

PCI-E技術(shù)規(guī)格允許實現(xiàn)X1（250MB/秒），X2，X4，X8，X12，X16和X32通道規(guī)格，目前PCI-E?X1和PCI-E?X16已成為PCI-E主流規(guī)格，同時很多芯片組廠商在南橋芯片當中添加對PCI-E?X1的支持，在北橋芯片當中添加對PCI-E?X16的支持。除去提供極高數(shù)據(jù)傳輸帶寬之外，PCI-E因為采用串行數(shù)據(jù)包方式傳遞數(shù)據(jù)，所以PCI-E接口每個針腳可以獲得比傳統(tǒng)I/O標準更多的帶寬，可以降低PCI-E設(shè)備生產(chǎn)成本和體積。另外，PCI-E也支持高階電源管理，支持熱插拔，支持數(shù)據(jù)同步傳輸，為優(yōu)先傳輸數(shù)據(jù)進行帶寬優(yōu)化，故PCIE總線得到廣泛應(yīng)用。

由于PCIE總線的廣泛應(yīng)用，PCIE總線設(shè)備日益增多。存儲空間能否正常工作影響了PCIE總線設(shè)備能否正常工作，故存儲空間是衡量PCIE總線性能的重要內(nèi)容之一，因此有效的PCIE總線設(shè)備存儲空間測試方法是非常必要的。目前通常使用的測試PCIE總線設(shè)備存儲空間的方法是，通過向存儲空間指定地址寫入單個數(shù)據(jù)，然后讀出存儲空間的數(shù)據(jù)，檢查讀出的數(shù)據(jù)與寫入的數(shù)據(jù)是否相同，如果相同，則PCIE總線設(shè)備存儲空間工作正常，否則異常。通過此種方法驗證PCIE總線設(shè)備存儲空間的工作狀態(tài)正確性，其缺點是，只能檢查測試所指定地址的存儲空間正常與否，不能檢查整個PCIE總線設(shè)備存儲空間的正確性。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)中所存在的上述不足，提供一種PCIE總線設(shè)備存儲空間測試方法，用于測試PCIE總線設(shè)備的存儲空間能否正常工作。

為了實現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案：

一種PCIE總線設(shè)備存儲空間性能測試方法，包括以下步驟：

步驟1：獲取PCIE總線設(shè)備存儲空間容量；

步驟2：根據(jù)PCIE總線設(shè)備存儲空間容量，分配與PCIE總線設(shè)備存儲空間容量一致的讀數(shù)據(jù)緩沖區(qū)和寫數(shù)據(jù)緩沖區(qū)；

步驟3：向?qū)憯?shù)據(jù)緩沖區(qū)填充數(shù)據(jù)；

步驟4：將寫數(shù)據(jù)緩沖區(qū)填充的數(shù)據(jù)寫入PCIE總線設(shè)備存儲空間；

步驟5：將PCIE總線設(shè)備存儲空間寫入的數(shù)據(jù)讀取到讀數(shù)據(jù)緩沖區(qū)；

步驟6：檢查讀數(shù)據(jù)緩沖區(qū)的數(shù)據(jù)與寫數(shù)據(jù)緩沖區(qū)的數(shù)據(jù)是否相同，如果讀數(shù)據(jù)緩沖區(qū)和寫數(shù)據(jù)緩沖區(qū)中對應(yīng)位置的對應(yīng)數(shù)據(jù)相同，則PCIE總線設(shè)備存儲空間正常工作，否則PCIE總線設(shè)備存儲空間不能正常工作。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：采用本發(fā)明方法對PCIE總線設(shè)備的存儲空間進行測試，可以覆蓋到PCIE總線設(shè)備的存儲空間的所有地址，從而可以全面、準確、高效地驗證PCIE總線設(shè)備的存儲空間能否正常工作。

附圖說明：

圖1為PCIE總線設(shè)備存儲空間測試方法的流程框圖。

具體實施方式

下面結(jié)合試驗例及具體實施方式對本發(fā)明作進一步的詳細描述。但不應(yīng)將此理解為本發(fā)明上述主題的范圍僅限于以下的實施例，凡基于本發(fā)明內(nèi)容所實現(xiàn)的技術(shù)均屬于本發(fā)明的范圍。

參考圖1，本發(fā)明PCIE總線設(shè)備存儲空間性能測試方法，包括以下步驟：

S1：驅(qū)動模塊獲取PCIE總線設(shè)備的存儲空間的容量；

S2：根據(jù)PCIE總線設(shè)備存儲空間容量，驅(qū)動模塊分配一個讀數(shù)據(jù)緩沖區(qū)和一個寫數(shù)據(jù)緩沖區(qū)，所述讀數(shù)據(jù)緩沖區(qū)和寫數(shù)據(jù)緩沖區(qū)的容量均與PCIE總線設(shè)備存儲空間容量一致；

S3：向?qū)憯?shù)據(jù)緩沖區(qū)填充數(shù)據(jù)；所述數(shù)據(jù)可以是任意或隨機的數(shù)據(jù)，也可以是遞增或遞減數(shù)據(jù)，本實施例中，選取公差為1的一系列遞增數(shù)據(jù)填充寫數(shù)據(jù)緩沖區(qū)；

S4：驅(qū)動模塊將寫數(shù)據(jù)緩沖區(qū)填充的數(shù)據(jù)寫入PCIE總線設(shè)備存儲空間；

S5：驅(qū)動模塊將PCIE總線設(shè)備存儲空間寫入的數(shù)據(jù)讀取到讀數(shù)據(jù)緩沖區(qū)；