[發明專利]一種雙位NROM存儲器及提高其電子注入效率的方法和結構

有效

• 申請號: 201210333706.0
• 申請日: 2012-09-11
• 公開（公告）號: CN102832136A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 田志;顧經綸
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/792;H01L29/423
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明涉及微電子領域，尤其涉及一種雙位NROM存儲器及提高其電子注入效率的方法和結構。

背景技術

隨著傳統的CMOS超大規模集成電路技術的高速發展，閃存技術也朝著低功耗，低工作電壓和高存儲密度的方向發展。以前是用浮柵極的多晶硅作為電荷的存儲層，由于多晶硅浮柵極存儲的電荷是連續分布的，當有一個泄漏通道的時候，整個浮柵極上存儲的電荷都會通過這個泄漏通道而丟失，因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續減小，因為在薄的隧穿氧化層情況下，直接隧穿和應力引起的泄漏電流等都會對存儲器的漏電控制提出巨大的挑戰。最近發展的SONOS結構，用具有電荷陷阱能力的氮化硅層取代原有的多晶硅存儲電荷層，由于其用陷阱能級存儲電荷，所以存儲的電荷是離散分布的，?這樣一個泄漏通道不會引起大的漏電流。因此可靠性大大提高，隧穿氧化層可以繼續減薄，降低工作電壓和功耗。

NROM（nitride?based??read-only?memory)?技術由于能夠提供更高的存儲密度，快速的低電壓編程和低的費用而成為下一代非易失存儲器的有力競爭者。和SONOS器件有同樣簡單的結構，?NROM有更少的掩模版數量，可以和標準的CMOS制作流程兼容，使用熱電子注入的方式來編譯和擦除使其有一個更快的編譯速度和更低的編譯閾值電壓，并且在門極介質的堆積中可以使用更厚的底部氧化層（>5nm），這可以改善存儲電子的保存時間和減少讀的擾動。NROM用ONO門極介質堆積存儲信息，和SONOS器件用FN隧穿或是直接隧穿來編譯和擦除不同，NROM器件利用熱載流子注入來編譯和擦除，如圖1中所示的NROM器件的編譯狀態，在NROM器件的柵極9加一7-9v電壓，在NROM器件的漏極加一5-7v電壓，電子7在靠近源端的注入存儲電荷層4中，圖2中示出的是NROM器件的擦除狀態，其中，在柵極9加一電壓(-3)-(-6)v,在漏極12加電壓5-7v,空穴8在靠近的地方注入存儲電荷層4中與電子6結合。由于要對電子進行加速使其獲得足夠的能量成為“熱電子”，那么就需要在編譯時在漏端或是源端加一個足夠大的電壓，形成熱電子。當熱電子加速到漏端或是源端的時候，由于受到漏端或是源端的強電場的影響，會有一部分電子進入漏極或是源極，從而降低了電子的注入效率，對給定的記憶窗口，編譯速度下降。同時由于熱電子是在靠近漏端或是源端注入存儲電荷層。這樣在編譯和擦除的循環中會產生電荷的陷阱，使底部氧化硅的保持電荷能力下降，影響器件的性能，但是由于電荷是在氮化硅層的兩端，?編譯和擦除的循環后氮化硅層中的電荷會發生橫向移動，使器件會出現過度擦除現象，使閾值電壓出現漂移，影響器件的可靠性。為了保證有足夠的熱電子產生，漏極或源極需要加一個較高的電壓（4~5V），而要保證這些電子可以通過硅和二氧化硅的勢壘（3.1eV)?注入到存儲電荷的氮化硅層中，因此編程時也需要高的柵極電壓（7~9V）。由于漏極或是源極具有一定的電壓，會使產生的熱電子，有一部分被漏極或是源極收集，減少了電子的注入效率。???

對于NROM中，由于漏極或是源極影響電子注入效率的問題，專利“一種NROM閃存控制柵及閃存單元的制備方法”（申請號CN200610012188.7，申請日：2006年6月9日）提出一種異質柵極的方法來改善NROM的電子注入效率，具體如圖3所示：靠近源極11和漏極12的控制柵51是N+多晶硅，中間的控制柵52是P+多晶硅。由于P+區域的功函數高，所對應的閾值電壓比較高，相對于普通N+注入的多晶硅來說，這段區域加載柵疊層結構以溝道的縱向電場比較低，提高這段區域溝道內的橫向運動速度。而N+區域的功函數較低，對應的閾值電壓較低，與傳統N+相比縱向電場沒有降低，有利于電子的收集。由于功函數的不同可以使電子在沒有到達源端或是漏端的時候獲得一個額外的加速，而縱向電場沒有減弱，從而使熱電子注入效率提高。雖然這種方法提高了存儲的密度，但是由于電荷存儲在同一個層中，存儲在兩端的電荷因為有一個水平分布。所以當器件尺寸繼續減小時，分別存儲的兩位數據之間容易發生串擾現象，影響所存數據的讀取，因此難于進一步提高存儲密度。?

發明內容

針對上述存在的問題，本發明的目的提出一種雙位NROM存儲器及提高其電子注入效率的方法和結構，通過在雙位存儲的NROM器件中，引入兩個凸面的SONOS結構，形成兩個增強的電場，使熱電子在未到達漏極或是源極的時候，受到凸面增強的電場的作用更快的注入到存儲電荷層。同時，通過凸面有一定的區域，熱電子在凸面區域就可以注入存儲電荷層，減少漏極或是源極的強電場對熱電子的影響，從而提高了熱電子的注入效率。