[發明專利]一種FPGA專用配置存儲器多版本碼流存儲電路架構

有效

• 申請號: 201210329880.8
• 申請日: 2012-09-07
• 公開（公告）號: CN102866865A
• 公開（公告）日: 2013-01-09
• 發明（設計）人: 郭晨光;陳雷;李學武;張彥龍;王慜;林彥君;張昆
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

技術領域

本發明涉及一種FPGA專用配置存儲器多版本碼流存儲電路架構，屬于集成電路技術領域。

背景技術

圖1是通過多個配置存儲器級聯的方式對現場可編程門陣列(FPGA，Field?Programmable?Gate?Array)進行配置的電路接口示意圖。在此處為了方便示意FPGA100器件的配置原理及配置存儲器的可級聯特性，僅僅將與配置及級聯特性相關的接口信號標注了出來，主要包括：控制使能信號CE、控制使能輸出信號CEO和FPGA配置端口105；FPGA配置端口105又主要包括：配置完成信號DONE、控制總線110、地址總線111和數據總線112。

針對FPGA100器件的配置，需要將FPGA100器件的配置完成信號DONE與配置存儲器101的控制使能信號CE相連；FPGA100通過控制總線110與配置存儲器101進行控制信號交互，通過地址總線111向配置存儲器101發送地址信息，通過數據總線112與配置存儲器101進行設計碼流和指令數據的交互。如果配置存儲器101(主)的存儲容量可以滿足FPGA100器件的配置需求，則無需級聯配置存儲器101(從)；否則，需要級聯配置存儲器101(從)甚至更多的配置存儲器，并將配置存儲器101(主)的控制使能輸出信號CEO與下一級配置存儲器101(從)的控制使能信號CE相連，依此類推。

傳統的FPGA專用配置存儲器只能存儲一個版本的設計碼流，如果需要改變FPGA100器件的配置數據，必須將新的設計碼流重新寫入配置存儲器。對于處于原型階段的FPGA100器件來說，每次都從外部數據源對配置存儲器重新編程，不利于提升調試和測試效率；對于板級系統來說，每次都人為加載調試程序及應用程序，不利于減小系統調試時間及降低成本；當需要進行遠程系統更新時，如果沒有原始版本的碼流備份，當新版本碼流出現數據缺陷或者損壞時，將會導致FPGA100器件配置失敗并且有可能需要返工；同時，單個版本的設計碼流只能加載一種應用程序，這限制了FPGA系統應用方式的多樣性。因此，有必要實現FPGA專用配置存儲器的多版本碼流存儲功能，以便擁有更靈活的應用特性。

發明內容

本發明的技術解決問題是：克服現有技術的不足之處，提供一種FPGA專用配置存儲器多版本碼流存儲電路架構，解決了傳統的FPGA專用配置存儲器只能存儲一個版本設計碼流的問題。

本發明的技術解決方案是：

一種FPGA專用配置存儲器多版本碼流存儲電路架構，包括：版本選擇寄存器201、版本標識寄存器組202、同或邏輯203、數據存儲塊陣列204和多路選擇器205；

版本選擇寄存器201：用于存儲配置存儲器內部的可編程版本選擇控制位，位寬為m，m為大于1的整數；

版本標識寄存器組202：用于標識數據存儲塊陣列204中各存儲塊對應的版本信息；所述版本標識寄存器組202包含n組位寬為m的版本標識寄存器A_0～A_n-1，n為大于1的整數；

同或邏輯203包含n組同或門B_0～B_n-1，第i個同或門將多路選擇器205輸出的位寬為m的數據與第i個版本標識寄存器并行輸出的位寬為m的數據進行同或運算，并將運算結果輸出給數據存儲塊陣列204中的第i個存儲塊作為該存儲塊的輸出使能信號；所述i為整數，取值范圍為1～n；

數據存儲塊陣列204用于存儲FPGA設計碼流，包含n組相互獨立的可擦寫存儲塊，各存儲塊均支持寫保護功能，每個存儲塊的存儲容量為8M位；

多路選擇器205的信號選擇端與外部輸入的使能選擇信號相連，多路選擇器205的一個輸入端與外部輸入的位寬為m的版本選擇信號相連，另一個輸入端與版本選擇寄存器201輸出的位寬為m的可編程版本選擇控制位相連。

所述版本標識寄存器組202中的n組版本標識寄存器所存儲內容相互獨立，可以存儲相同的版本信息，也可以存儲不同的版本信息。

所述m與所述n應滿足下列關系式：

2^m≥n

所述數據存儲塊陣列204中第一個存儲塊的起始地址作為數據存儲塊陣列204的起始地址，第n個存儲塊的結束地址作為數據存儲塊陣列204的結束地址，起始地址到結束地址之間是以1為單位逐漸累加的；數據存儲塊陣列204的寫操作對應的起始地址為第一個存儲塊的起始地址，數據存儲塊陣列204的讀操作對應的起始地址為由輸出使能信號所選中存儲塊的最低地址。