[發明專利]一種FPGA專用配置存儲器多版本碼流存儲電路架構

有效

• 申請號: 201210329880.8
• 申請日: 2012-09-07
• 公開（公告）號: CN102866865A
• 公開（公告）日: 2013-01-09
• 發明（設計）人: 郭晨光;陳雷;李學武;張彥龍;王慜;林彥君;張昆
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

1.一種FPGA專用配置存儲器多版本碼流存儲電路架構，其特征在于包括：版本選擇寄存器201、版本標識寄存器組202、同或邏輯203、數據存儲塊陣列204和多路選擇器205；

版本選擇寄存器201：用于存儲配置存儲器內部的可編程版本選擇控制位，位寬為m，m為大于1的整數；

版本標識寄存器組202：用于標識數據存儲塊陣列204中各存儲塊對應的版本信息；所述版本標識寄存器組202包含n組位寬為m的版本標識寄存器A_0～A_n-1，n為大于1的整數；

同或邏輯203包含n組同或門B_0～B_n-1，第i個同或門將多路選擇器205輸出的位寬為m的數據與第i個版本標識寄存器并行輸出的位寬為m的數據進行同或運算，并將運算結果輸出給數據存儲塊陣列204中的第i個存儲塊作為該存儲塊的輸出使能信號；所述i為整數，取值范圍為1～n；

數據存儲塊陣列204用于存儲FPGA設計碼流，包含n組相互獨立的可擦寫存儲塊，各存儲塊均支持寫保護功能，每個存儲塊的存儲容量為8M位；

多路選擇器205的信號選擇端與外部輸入的使能選擇信號相連，多路選擇器205的一個輸入端與外部輸入的位寬為m的版本選擇信號相連，另一個輸入端與版本選擇寄存器201輸出的位寬為m的可編程版本選擇控制位相連。

2.根據權利要求1所述的一種FPGA專用配置存儲器多版本碼流存儲電路架構，其特征在于：所述版本標識寄存器組202中的n組版本標識寄存器所存儲內容相互獨立，可以存儲相同的版本信息，也可以存儲不同的版本信息。

3.根據權利要求1所述的一種FPGA專用配置存儲器多版本碼流存儲電路架構，其特征在于：所述m與所述n應滿足下列關系式：

2^m≥n

4.根據權利要求1所述的一種FPGA專用配置存儲器多版本碼流存儲電路架構，其特征在于：所述數據存儲塊陣列204中第一個存儲塊的起始地址作為數據存儲塊陣列204的起始地址，第n個存儲塊的結束地址作為數據存儲塊陣列204的結束地址，起始地址到結束地址之間是以1為單位逐漸累加的；數據存儲塊陣列204的寫操作對應的起始地址為第一個存儲塊的起始地址，數據存儲塊陣列204的讀操作對應的起始地址為由輸出使能信號所選中存儲塊的最低地址。

5.根據權利要求4所述的一種FPGA專用配置存儲器多版本碼流存儲電路架構，其特征在于：所述FPGA設計碼流可以存儲在一個或多個8M位存儲塊中，如果FPGA設計碼流長度不夠8M位，則該FPGA設計碼流存儲在一個8M位存儲塊中，該存儲塊中未使用的存儲位全部填充1；如果FPGA設計碼流長度大于8M位，則該FPGA設計碼流存儲在多個8M位存儲塊中，每個存儲塊中未使用的存儲位全部填充1。