[發明專利]芯片互連背板及其分段階梯阻抗設計方法

有效

• 申請號: 201210324820.7
• 申請日: 2012-09-05
• 公開（公告）號: CN102821575A
• 公開（公告）日: 2012-12-12
• 發明（設計）人: 高劍剛;鄭浩;金利峰;李川;胡晉;賈福楨
• 申請（專利權）人: 無錫江南計算技術研究所
• 主分類號: H05K7/10
• 分類號: H05K7/10
• 代理公司: 北京眾合誠成知識產權代理有限公司 11246
• 代理人: 龔燮英

1.一種芯片互連背板，其特征在于包括：第一插件板、第一背板連接器、第二插件板、第二背板連接器、以及背板母板；

其中，所述第一插件板通過所述第一背板連接器轉接到所述背板母板；而且，所述第二插件板通過所述第二背板連接器轉接到所述背板母板；

其中，將第一插件板的第一芯片的第一安裝位置至與第一背板連接器的第一連接位置之間的差分印制線，劃分成多個第一插件板印制線段；并且從所述第一安裝位置向所述第一連接位置的方向依次減小所述多個第一插件板印制線段的阻抗；

并且，將第二插件板的第二芯片的安裝位置至與第二背板連接器的連接位置之間的差分印制線，劃分成多個第二插件板印制線段；并且從所述第二安裝位置向所述第二連接位置的方向依次減小所述多個第二插件板印制線段的阻抗。

2.根據權利要求1所述的芯片互連背板，其特征在于，所述芯片互連背板用于串行信號傳輸。

3.根據權利要求1或2所述的芯片互連背板，其特征在于，所述背板母板的阻抗等于與所述第一背板連接器最近的第一插件板印制線段的阻抗；而且，所述背板母板的阻抗等于與所述第二背板連接器最近的第二插件板印制線段的阻抗。

4.一種芯片互連背板分段階梯阻抗設計方法，其特征在于包括：

將第一插件板通過第一背板連接器轉接到背板母板；

將第二插件板通過第二背板連接器轉接到背板母板；

將第一插件板的第一芯片的第一安裝位置至與第一背板連接器的第一連接位置之間的差分印制線，劃分成多個第一插件板印制線段；并且從所述第一安裝位置向所述第一連接位置的方向依次減小所述多個第一插件板印制線段的阻抗；

將第二插件板的第二芯片的安裝位置至與第二背板連接器的連接位置之間的差分印制線，劃分成多個第二插件板印制線段；并且從所述第二安裝位置向所述第二連接位置的方向依次減小所述多個第二插件板印制線段的阻抗。

5.根據權利要求4所述的芯片互連背板分段階梯阻抗設計方法，其特征在于，所述芯片互連背板分段階梯阻抗設計方法用于串行信號傳輸。

6.根據權利要求4或5所述的芯片互連背板分段階梯阻抗設計方法，其特征在于進一步包括：

使所述背板母板的阻抗等于與所述第一背板連接器最近的第一插件板印制線段的阻抗；而且，使所述背板母板的阻抗等于與所述第二背板連接器最近的第二插件板印制線段的阻抗。

7.一種芯片互連背板，其特征在于包括：插件板、背板連接器以及背板母板；其中，所述插件板通過背板連接器轉接到所述背板母板；

其中，將所述插件板的第一芯片的安裝位置至與背板連接器的連接位置之間的差分印制線，劃分成多個插件板印制線段；并且從所述安裝位置向所述連接位置的方向依次減小所述多個插件板印制線段的阻抗。

8.根據權利要求7所述的芯片互連背板，其特征在于，所述背板母板依次劃分為多個母板段，從背板連接器處至第二芯片，依次抬升背板母板印制線段的各個母板段的阻抗，使靠近所述背板連接器段的母板段的阻抗等于最近的插件板印制線段的阻抗，使靠近第二芯片的母板段的阻抗等于芯片端接阻值。

9.一種芯片互連背板分段階梯阻抗設計方法，其特征在于包括：

將插件板通過背板連接器轉接到背板母板；

將所述插件板的第一芯片的安裝位置至與背板連接器的連接位置之間的差分印制線，劃分成多個插件板印制線段；

從所述安裝位置向所述連接位置的方向依次減小所述多個插件板印制線段的阻抗。

10.根據權利要求9所述的芯片互連背板分段階梯阻抗設計方法，其特征在于還包括：將所述背板母板依次劃分為多個母板段，從背板連接器處至第二芯片，依次抬升背板母板印制線段的各個母板段的阻抗，使靠近所述背板連接器段的母板段的阻抗等于最近的插件板印制線段的阻抗，使靠近第二芯片的母板段的阻抗等于芯片端接阻值。