[發明專利]隔離溝槽制造方法及發光裝置

無效

• 申請號: 201210323639.4
• 申請日: 2012-09-04
• 公開（公告）號: CN103515287A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 徐智魁;陳源澤;李學麟
• 申請（專利權）人: 奇力光電科技股份有限公司;佛山市奇明光電有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/15
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及一種隔離溝槽制造方法及發光裝置，特別是涉及一種半導體結構的隔離溝槽制造方法及發光裝置。?

背景技術

發光二極管是一種由半導體材料制作而成的發光元件，具有耗電量低、元件壽命長、反應速度快等優點，再加上體積小容易制成極小或陣列式元件的特性，因此近年來隨著技術不斷地進步，其應用范圍也由指示燈、背光源甚至擴大到了照明領域。?

為了獲得較高的出光效率，現有是利用多個發光二極管電性串聯成一高壓發光裝置。相比較于多個獨立的發光二極管芯片，高壓發光裝置的接合墊面積較小，故具有較大的出光面積。另外，由于串聯的發光二極管的電流可分散于每個發光二極管芯片上，因此電流分布較單一個大面積的發光二極管均勻，故串聯式的發光二極管所組成的發光裝置的出光效率較佳。不過，為了避免兩相鄰的發光二極管芯片彼此電性短路，現有技術是于半導體結構上以多道黃光光刻制作工藝制作一隔離溝槽，以電性隔離兩相鄰的發光二極管結構。?

請參照圖1A所示，其為現有一種半導體結構1的示意圖。半導體結構1具有一外延結構11及一外延基板12。外延結構11具有一n-GaN層111、一多重量子阱層112及一p-GaN層113，而n-GaN層111、多重量子阱層112及p-GaN層113由下而上依序形成于外延基板12之上。?

另外，請分別參照圖1B至圖1G所示，其分別為于圖1A的半導體結構1中，制造一隔離溝槽的示意圖。?

現有的隔離溝槽的制造過程可為：如圖1B所示，通過第一次黃光光刻制作工藝（第一次光掩模）于外延結構11的上表面設置一圖案化光致抗蝕劑層R1，然后以此圖案化光致抗蝕劑層R1為蝕刻掩模進行蝕刻制作工藝，?因此，可得到如圖1C所示的凹槽U1。?

再者，如圖1D所示，進行第二次黃光光刻制作工藝（第二次光掩模），以于外延結構11上表面及凹槽U1的側壁及部分底部設置另一圖案化光致抗蝕劑層R2，然后以此圖案化光致抗蝕劑層R2為蝕刻掩模進行蝕刻制作工藝，可得到如圖1E所示的凹槽U2。?

接著，如圖1F所示，進行第三次黃光光刻制作工藝（第三次光掩模），以于外延結構11的上表面、原凹槽U1的側壁及部分底部，以及凹槽U2的側壁及部分底部設置另一光致抗蝕劑層R3，然后以此圖案化光致抗蝕劑層R3為蝕刻掩模進行蝕刻制作工藝，可得到如圖1G所示的凹槽U3。?

在此，凹槽U3露出外延基板11，且凹槽U1、U2及U3的剖面形成一階梯狀的隔離溝槽。通過隔離溝槽，可避免于制造高壓發光裝置時，兩相鄰發光二極管結構上彼此電性短路。?

然而，為了制造如圖1G所示剖面為階梯狀的隔離溝槽，需使用多次的黃光光刻制作工藝（上述例子是三次），因此，不僅隔離溝槽的制造相當費工耗時，且因黃光光刻制作工藝設備的成本相當高，使得隔離溝槽及高壓發光裝置的制造成本也相當高。?

因此，如何提供一種半導體結構的隔離溝槽制造方法及發光裝置，可降低生產時間及制造的成本，是業者一直努力的目標。?

發明內容

有鑒于上述課題，本發明的目的在于提供一種可降低生產時間及制造成本的半導體結構的隔離溝槽制造方法及發光裝置。?

為達上述的目的，本發明提供一種半導體結構的隔離溝槽制造方法，半導體結構具有一外延結構設置于一外延基板上，隔離溝槽的制造方法包括：形成一第一凹槽于外延結構；設置一第一硬涂層于外延結構上表面及第一凹槽的內表面，其中位于外延結構上表面的第一硬涂層的厚度大于位于第一凹槽底面的第一硬涂層的厚度；以及蝕刻位于第一凹槽底面的第一硬涂層，并于第一凹槽的底面形成一第二凹槽。?

在本發明的一較佳實施例中，是通過一黃光光刻與蝕刻制作工藝形成第一凹槽。?

在本發明的一較佳實施例中，蝕刻為一感應耦合式等離子體干蝕刻。?

在本發明的一較佳實施例中，外延結構具有一第一半導體層、一有源層及一第二半導體層依序設置于外延基板上，第一凹槽露出第一半導體層。?

在本發明的一較佳實施例中，第一凹槽的寬度大于第二凹槽的寬度。?

在本發明的一較佳實施例中，隔離溝槽制造方法還包括：設置一第二硬涂層于外延結構上表面、部分第一凹槽及第二凹槽的內表面，其中，位于外延結構上表面的第二硬涂層的厚度大于位于第二凹槽底面的第二硬涂層的厚度；以及蝕刻位于第二凹槽底面的第二硬涂層，并于第二凹槽的底面形成一第三凹槽。?

在本發明的一較佳實施例中，外延結構還具有一未摻雜半導體層設置于第一半導體層與外延基板之間，第三凹槽露出未摻雜半導體層或外延基板。?