[發明專利]硅傳感器壓力芯片及其自停止腐蝕工藝

無效

• 申請號: 201210314594.4
• 申請日: 2012-08-30
• 公開（公告）號: CN102818662A
• 公開（公告）日: 2012-12-12
• 發明（設計）人: 朱榮惠;郝曉卿
• 申請（專利權）人: 無錫永陽電子科技有限公司
• 主分類號: G01L1/18
• 分類號: G01L1/18
• 代理公司: 宜興市天宇知識產權事務所(普通合伙) 32208
• 代理人: 蔡鳳苞

技術領域

本發明涉及一種傳感器芯片及其制造工藝，尤其是涉及一種硅傳感器壓力芯片及其自停止腐蝕工藝。

背景技術

在傳感器中，通常利用硅工藝加工出薄膜、微橋、微梁等敏感結構。在一些場合，薄膜的厚度、微梁微橋結構尺寸的精度要求非常嚴格。梁的平面尺寸精度主要取決于光刻對準的精度，而薄膜厚度精度目前取決于加工方式。現有的腐蝕工藝靠腐蝕速率計算腐蝕時間，腐蝕工藝主要通過控制時間的方法來控制傳感器膜片的厚度，由于腐蝕速率受腐蝕液成分、溫度波動和攪拌速度等因素的影響，且操作時硅片放入腐蝕液和從腐蝕液里取出都需要一定時間，因而其控制誤差較大，且腐蝕后的表面狀況一般不好。而傳感器壓力芯片的靈敏度是由傳感器壓力芯片薄膜的厚度決定的，如果想提高傳感器壓力芯片的靈敏度，必須嚴格控制傳感器壓力芯片的厚度。

發明內容

本申請人針對上述的問題，進行了研究改進，提供一種硅傳感器壓力芯片及其自停止腐蝕工藝，易于控制腐蝕的開始和結束，能夠大大減小傳感器壓力芯片膜片的厚度，提高傳感器壓力芯片的靈敏度。

為了解決上述技術問題，本發明采用如下的技術方案：

一種硅傳感器壓力芯片，包括硼硅玻璃基底、P型襯底、氧化層、壓敏電阻、擴散電阻及氮化硅保護膜，所述P型襯底中設有腐蝕腔，在所述P型襯底上生成有N型外延層，所述氧化層、壓敏電阻、擴散電阻及氮化硅保護膜生成于所述N型外延層上。

進一步的：

所述N型外延層表面氧化、光刻、腐蝕后，在刻蝕區內注入磷元素形成覆蓋所述壓敏電阻的N型覆蓋層。

所述N型覆蓋層為輕摻雜的N型覆蓋層。

一種硅傳感器壓力芯片的自停止腐蝕工藝，包括以下步驟：

A、在P型襯底上生長出N型外延層；

B、經過高溫氧化后在N型外延層上生長出氧化層，經過一系列的低壓化學氣相沉積、等離子體增強化學氣相沉積、氧化、光刻、刻蝕、離子注入、擴散、氮化硅刻蝕、接觸氧化刻蝕、金屬沉積、金屬刻蝕、光阻去除工藝在N型外延層上生成擴散電阻、壓敏電阻及氮化硅保護膜；

C、浸入KOH腐蝕液進行P型襯底腐蝕，當KOH腐蝕液腐蝕到N型外延層時，腐蝕過程停止在N型外延層上，實現自停止腐蝕，形成腐蝕腔；

D、將制作好的芯片與硼硅玻璃采用陽極鍵合技術鍵合在一起，最后劃片分割成獨立的芯片，即得到硅傳感器壓力芯片。

進一步的：

在上述步驟B制作擴散電阻、壓敏電阻及氮化硅保護膜的過程中，在N型外延層表面氧化、光刻、腐蝕后，在刻蝕區內注入磷元素形成N型覆蓋層。

本發明的技術效果在于：?

本發明公開的一種硅傳感器壓力芯片及其自停止腐蝕工藝，P型襯底生成有N型外延層，擴散電阻、壓敏電阻及氮化硅保護膜生成于N型外延層上，當腐蝕液腐蝕到N型外延層時，腐蝕自動停止，這樣可通過減小N型外延層的厚度來減小傳感器壓力芯片的膜片的厚度，從而大大的提高傳感器壓力芯片的靈敏度；另外，有輕摻雜的N型覆蓋層覆蓋在壓敏電阻上，作為重摻雜層的保護層，增強傳感器壓力芯片的穩定性。?

附圖說明

圖1為硅傳感器壓力芯片的剖視圖。

圖2~5為硅傳感器壓力芯片自停止腐蝕工藝流程分解圖。

具體實施方式

下面結合附圖對本發明的具體實施方式作進一步詳細的說明。

如圖1所示，硅傳感器壓力芯片包括硼硅玻璃基底16、P型襯底1、氧化層6、壓敏電阻8及氮化硅保護膜14，P型襯底1中設有腐蝕腔17，在P型襯底1生成有N型外延層2，氧化層6、氧化層15、壓敏電阻8、擴散電阻5、擴散電阻7及氮化硅保護膜14生成于N型外延層2上。N型外延層2表面氧化、光刻、腐蝕后，在刻蝕區內注入磷元素形成覆蓋壓敏電阻8的N型覆蓋層11，在本實施例中，N型覆蓋層11為輕摻雜的N型覆蓋層。

硅傳感器壓力芯片自停止腐蝕工藝流程如下：

1、在P型襯底1上生長出N型外延層2。

2、經過高溫氧化后在N型外延層2上生長出氧化層（如圖2）。

3、在氧化層表面涂滿光刻膠4后軟烘干，然后采用掩膜制作出擴散電阻圖形并光刻顯影，使要布置電阻的位置暴露，并用紫外線隔著掩膜對光刻膠進行照射，利用紫外線使部分光刻膠變質，刻蝕后形成引腳式的氧化物刻蝕區3（如圖2），然后，用另一種腐蝕液將氧化物表面形成的光刻膠4去掉。

4、將光刻膠4去掉之后，注入一定濃度的硼離子，形成擴散電阻5（如圖2）；將整個晶圓氧化，在N型外延層表面再次植入薄的氧化層。