[發明專利]半導體結構的形成方法

有效

• 申請號: 201210313474.2
• 申請日: 2012-08-29
• 公開（公告）號: CN103632978A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法。

背景技術

眾所周知，晶體管是集成電路中的關鍵元件。為了提高晶體管的工作速度，需要提高晶體管的驅動電流。又由于晶體管的驅動電流正比于晶體管的柵極寬度，要提高驅動電流，需要增加柵極寬度。但是，增加柵極寬度與半導體本身尺寸的按比例縮小相沖突，于是發展出了鰭式場效應晶體管(FinFET)。

圖1示出了現有技術的一種鰭式場效應晶體管的立體結構示意圖。如圖1所示，包括：半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14一般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層（未示出）和位于柵介質層上的柵電極（未示出）。對于Fin?FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。由于現有技術中，在形成鰭部后就直接在襯底和鰭部上形成柵極結構，由于現有工藝的局限例如光刻分辨率的限制，很難在FinFET的尺寸上獲得技術節點的突破，晶體管的性能也有待進一步的提高。

更多關于鰭式場效應晶體管的結構及形成方法請參考專利號為“US7868380B2”的美國專利。

目前形成的FinFET器件中大多在一個芯片上所有的鰭式場效應晶體管都具有相同的鰭部高度，從而具有相同的溝道寬度。然而在一個芯片的實際的電路中，不同的電路的性能不同，需要的晶體管的性能也不同。所以，在一個芯片上形成不同高度的鰭部將有利于根據需要來調整電路的性能。

發明內容

本發明解決的問題是提供了一種半導體結構的形成方法，所述方法可以在一個芯片上形成多個具有不同高度的鰭部，工藝簡單，能夠有效地調節晶體管的性能以滿足實際需要。

為解決上述問題，本發明提出了一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有第一區域和第二區域，所述第一區域表面具有第一鰭部，所述第二區域表面具有第二鰭部，所述第一鰭部頂部具有第一硬掩膜層，所述第二鰭部頂部具有第二硬掩膜層；在第一鰭部和第二鰭部兩側溝槽內形成絕緣層，所述絕緣層高度低于第一鰭部和第二鰭部的高度；在絕緣層表面形成側墻，所述側墻分別覆蓋第一硬掩膜層和第一鰭部的側壁以及第二硬掩膜層和第二鰭部的側壁，所述側墻高度與第一硬掩膜層和第二硬掩膜層頂面齊平；去除第一鰭部頂部的第一硬掩膜層，暴露出第一鰭部的頂面，所述頂面與第一鰭部兩側側墻形成溝槽；在第一鰭部頂部的溝槽內進行選擇性外延，形成第三鰭部，所述第三鰭部高度與第一鰭部高度不同。

優選的，所述第一硬掩膜層和第二硬掩膜層的材料包括SiN、SiON、SiO₂或無定形碳。

優選的，所述絕緣層的材料包括SiO₂、SiN或SiON。

優選的，所述第一鰭部和第二鰭部的形成工藝是反應離子刻蝕。

優選的，形成所述絕緣層的方法包括：在溝槽內填充滿絕緣介質；用化學機械研磨的方法使絕緣介質與第一硬掩膜層和第二硬掩膜層齊平；回刻蝕所述絕緣介質，形成高度低于第一鰭部和第二鰭部的絕緣層。

優選的，所述側墻的材料包括SiON、SiO₂、SiCN或BN。

優選的，在去除所述第一鰭部頂部的硬掩膜層之前，在第二區域表面形成覆蓋層。

優選的，還包括，去除第二鰭部頂部的第二硬掩膜層，暴露出第二鰭部的頂面，所述頂面與第二鰭部兩側側墻形成溝槽；在第二鰭部頂部的溝槽內進行選擇性外延形成第四鰭部，所述第四鰭部高度與第二鰭部高度不同。

優選的，在去除所述第二鰭部頂部的第二硬掩膜層之前，在第一區域表面形成覆蓋層。

優選的，所述覆蓋層的材料是光刻膠。

優選的，在第一鰭部或第二鰭部頂部的溝槽內進行選擇性外延的方法還包括：回刻去除側墻頂部的外延層。

優選的，去除所述側墻頂部的外延層之后，繼續刻蝕溝槽內的外延層分別形成第三鰭部和第四鰭部，所述第三鰭部和第四鰭部的高度不同且都不超過兩側側墻的高度。

優選的，形成柵極結構，所述柵極結構位于絕緣層表面并且橫跨所述第三鰭部與第二鰭部；在所述第三鰭部與第二鰭部兩端分別形成源極和漏極，所述源極和漏極位于柵極結構的兩側。