[發(fā)明專利]存儲(chǔ)裝置、半導(dǎo)體裝置及其制造方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210313377.3
• 申請(qǐng)日: 2012-08-29
• 公開（公告）號(hào): CN103094220A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 種泰雄;井本孝志;川戶雅敏;宮下浩一;安藤善康;谷本亮
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社東芝
• 主分類號(hào): H01L23/00
• 分類號(hào): H01L23/00;H01L25/065
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 陳海紅;段承恩

1.一種半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置具有搭載于基板上、通過接合線與前述基板連接的第1芯片和疊層于前述第1芯片上地搭載于前述基板上、比前述第1芯片大的第2芯片，該半導(dǎo)體裝置的制造方法的特征在于包括以下工序：

在前述第2芯片的與前述第1芯片的粘接面的與形成有前述接合線的部分相對(duì)應(yīng)的部分采用噴墨法涂敷絕緣層；

在前述絕緣層的涂敷后進(jìn)行第1加熱處理；

在前述第2芯片的前述粘接面形成粘接層；

在前述粘接層的形成后進(jìn)行第2加熱處理；

使前述基板與前述第2芯片相貼合；

在使前述第2芯片貼合之后進(jìn)行第3加熱處理。

2.一種半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置具有搭載于基板上、通過接合線與前述基板連接的第1芯片和疊層于前述第1芯片上地搭載于前述基板上、比前述第1芯片大的第2芯片，該半導(dǎo)體裝置的制造方法的特征在于包括以下工序：

在前述第2芯片的與前述第1芯片的粘接面的與形成有前述接合線的部分相對(duì)應(yīng)的部分涂敷絕緣層；

在前述第2芯片的前述粘接面形成粘接層；

使前述基板與前述第2芯片相貼合。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于：

前述絕緣層采用噴墨法進(jìn)行涂敷。

4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置的制造方法，其特征在于：

在涂敷了前述絕緣層之后且在貼付前述粘接層之前進(jìn)行第1加熱處理；

在貼付了前述粘接層之后且在使前述第2芯片貼合之前進(jìn)行第2加熱處理。

5.一種半導(dǎo)體裝置，其特征在于，具有：

第1芯片，其搭載于基板上，通過多條接合線與前述基板連接，

第2芯片，其疊層于前述第1芯片上地搭載于前述基板上，比前述第1芯片大；

該半導(dǎo)體裝置通過以下工序而制造：

在前述第2芯片的與前述第1芯片的粘接面的與形成有前述接合線的部分相對(duì)應(yīng)的部分涂敷絕緣層，

在前述第2芯片的前述粘接面貼付粘接層，

使前述第1芯片與前述第2芯片相貼合。

6.一種存儲(chǔ)裝置，其特征在于，具有：

第1芯片，其搭載于基板上，通過多條接合線與前述基板連接，

第2芯片，其疊層于前述第1芯片上地搭載于前述基板上，比前述第1芯片大；

該存儲(chǔ)裝置通過以下工序而制造：

在前述第1芯片采用存儲(chǔ)器，

在前述第2芯片采用用于對(duì)前述存儲(chǔ)器進(jìn)行控制的控制器，

在前述第2芯片的與前述第1芯片的粘接面的與形成有前述接合線的部分相對(duì)應(yīng)的部分涂敷絕緣層，

在前述第2芯片的前述粘接面貼付粘接層，

使前述第1芯片與前述第2芯片相貼合。