[發明專利]增大測試信號頻率的方法以及測試信號產生設備

無效

• 申請號: 201210313047.4
• 申請日: 2012-08-29
• 公開（公告）號: CN102798814A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 王磊
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種增大測試信號頻率的方法，其特征在于包括：

第一步驟：利用測試機的第一輸出通道來產生第一初始測試信號；

第二步驟：利用測試機的第二輸出通道來產生第二初始測試信號，其中，所述第一初始測試信號的高電平的持續期處于所述第二初始測試信號的低電平的持續期內，并且所述第二初始測試信號的高電平的持續期處于所述第一初始測試信號的低電平的持續期內；

初始測試信號組合步驟：將所述第一初始測試信號和所述第二初始測試信號組合以產生最終測試信號，其中，當所述第一初始測試信號和所述第二初始測試信號之一為高電平時，在相應持續期內最終測試信號為高電平。

2.根據權利要求1所述的增大測試信號頻率的方法，其特征在于，所述第一初始測試信號和所述第二初始測試信號均為占空比為1/4的方波信號，并且所述第一初始測試信號的定時和所述第二初始測試信號的定時之間相差半個周期，由此所得到的最終測試信號是占空比為1/2的頻率相比所述第一初始測試信號和所述第二初始測試信號增大一倍的方波信號。

3.一種增大測試信號頻率的方法，其特征在于包括：

初始測試信號產生步驟：利用測試機的多個輸出通道來分別產生多個初始測試信號，其中，所述多個初始測試信號中的任何一個初始測試信號的高電平的持續期處于其它初始測試信號的低電平的持續期內；

初始測試信號組合步驟：將所述多個初始測試信號進行組合以產生最終測試信號，其中，當所述多個初始測試信號中的任何一個初始測試信號為高電平時，在相應持續期內最終測試信號為高電平。

4.根據權利要求1至3所述的增大測試信號頻率的方法，其特征在于，通過或邏輯門電路實現所述初始測試信號組合步驟。

5.根據權利要求1至3所述的增大測試信號頻率的方法，其特征在于，通過相接多個驅動能力的通道來實現所述初始測試信號組合步驟。

6.一種測試信號產生設備，其特征在于包括：

測試機，用于在第一輸出通道和第二輸出通道分別產生第一初始測試信號和第二初始測試信號，其中，所述第一初始測試信號的高電平的持續期處于所述第二初始測試信號的低電平的持續期內，并且所述第二初始測試信號的高電平的持續期處于所述第一初始測試信號的低電平的持續期內；

或邏輯門電路，其兩個輸入端分別接所述第一初始測試信號和所述第二初始測試信號，其輸出端輸出最終測試信號。

7.根據權利要求6所述的測試信號產生設備，其特征在于，所述第一初始測試信號和所述第二初始測試信號均為占空比為1/4的方波信號，并且所述第一初始測試信號的定時和所述第二初始測試信號的定時之間相差半個周期，由此所得到的最終測試信號是占空比為1/2的頻率相比所述第一初始測試信號和所述第二初始測試信號增大一倍的方波信號。

8.一種測試信號產生設備，其特征在于包括：

測試機，用于在多個輸出通道分別產生第多個初始測試信號，其中，所述多個初始測試信號中的任何一個初始測試信號的高電平的持續期處于其它初始測試信號的低電平的持續期內；

或邏輯門電路，其多個輸入端分別接多個初始測試信號，其輸出端輸出最終測試信號。