[發(fā)明專利]基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器

無效

• 申請(qǐng)?zhí)枺?/td>: 201210312383.7
• 申請(qǐng)日: 2012-08-29
• 公開（公告）號(hào): CN102854856A
• 公開（公告）日: 2013-01-02
• 發(fā)明（設(shè)計(jì)）人: 向前;梁志琴;周文聞
• 申請(qǐng)（專利權(quán)）人: 北京博電新力電氣股份有限公司
• 主分類號(hào): G05B19/418
• 分類號(hào): G05B19/418;G01R31/00
• 代理公司: 天津盛理知識(shí)產(chǎn)權(quán)代理有限公司 12209
• 代理人: 王利文

技術(shù)領(lǐng)域

本發(fā)明屬于電力自動(dòng)化領(lǐng)域，尤其是一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器。

背景技術(shù)

隨著智能電網(wǎng)建設(shè)的不斷深入，各類新型智能二次設(shè)備不斷涌現(xiàn)。這些新型設(shè)備貫穿于智能電網(wǎng)建設(shè)的各個(gè)環(huán)節(jié)，為智能電網(wǎng)數(shù)據(jù)與信息的采集、監(jiān)測(cè)和控制提供了必要的手段和支撐，其性能的優(yōu)劣已直接關(guān)系到電網(wǎng)的安全穩(wěn)定運(yùn)行。傳統(tǒng)的測(cè)試方法是針對(duì)單個(gè)裝置進(jìn)行故障模擬或測(cè)試，目前，還沒有從智能站的整站場(chǎng)境環(huán)境的閉環(huán)測(cè)試和模擬的能力和手段，難以發(fā)現(xiàn)整個(gè)智能變電站系統(tǒng)運(yùn)行的問題，無法對(duì)系統(tǒng)運(yùn)行提供可靠的保證。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種設(shè)計(jì)合理、能夠?qū)χ悄茏冸娬径卧O(shè)備運(yùn)行場(chǎng)境進(jìn)行模擬閉環(huán)測(cè)試的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器。

本發(fā)明解決其技術(shù)問題是采取以下技術(shù)方案實(shí)現(xiàn)的：

一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，包括ARM模塊、DSP模塊和FPGA模塊，ARM模塊與DSP模塊相連接實(shí)現(xiàn)數(shù)據(jù)傳輸及配置數(shù)據(jù)功能，DSP模塊與FPGA模塊將DSP模塊生成的仿真數(shù)據(jù)輸出給FPGA模塊，所述的ARM模塊設(shè)置兩個(gè)電以太網(wǎng)接口與上位機(jī)及保護(hù)裝置相連接，F(xiàn)PGA模塊設(shè)有光以太網(wǎng)接口與GOOSE、IEC61588、IRIG-B、智能電子裝置相連接，F(xiàn)PGA模塊設(shè)有光串口與合并器相連接，F(xiàn)PGA模塊設(shè)有開入量接口及開出量接口與保護(hù)裝置相連接。

而且，所述的ARM模塊通過HPI總線與DSP模塊相連接，所述的DSP模塊與FPGA模塊通過并行總線相連接。

而且，所述的ARM模塊包括ARM芯片、以太網(wǎng)PHY芯片、兩個(gè)以太網(wǎng)變壓器、RTC和ARM模塊存儲(chǔ)器，ARM芯片與RTC芯片相連接由其提供時(shí)鐘信號(hào)，ARM模塊通過以太網(wǎng)PHY芯片與兩個(gè)以太網(wǎng)變壓器相連接。

而且，所述的ARM芯片還連接有JTAG接口用于調(diào)試程序，ARM芯片還連接UART接口用于升級(jí)程序。

而且，所述的ARM芯片還連接有I2C接口用于采集保護(hù)裝置的溫度數(shù)據(jù)以進(jìn)行補(bǔ)償計(jì)算。

而且，所述的ARM模塊存儲(chǔ)器包括FLASH芯片和SDRAM芯片。

而且，所述的DSP模塊包括DSP芯片及與其相連接的DSP緩沖區(qū)和DSP模塊存儲(chǔ)器。

而且，DSP模塊存儲(chǔ)器包括FLASH和SRAM。

而且，所述的FPGA模塊包括FPGA芯片、FPGA總線緩沖區(qū)、以太網(wǎng)控制芯片和光纖傳輸器，F(xiàn)PGA芯片通過FPGA總線緩沖區(qū)設(shè)置開入量接口、開出量接口和光串口，F(xiàn)PGA芯片通過以太網(wǎng)控制芯片與光纖傳輸器相連接，該光纖傳輸器設(shè)置光以太網(wǎng)接口。

而且，所述的開入量接口為8對(duì)，所述的開出量接口為4對(duì)，所述的光串口為8個(gè)，所述的光以太網(wǎng)接口為8個(gè)。

本發(fā)明的優(yōu)點(diǎn)和積極效果是：

本發(fā)明設(shè)計(jì)合理，其通過電以太網(wǎng)接口、光以太網(wǎng)接口、光串口、開入量接口及開出量接口連接到智能變電站系統(tǒng)中，并與上位機(jī)配合實(shí)現(xiàn)對(duì)智能變電站二次設(shè)備運(yùn)行場(chǎng)景的模擬閉環(huán)測(cè)試，為智能變電站二次設(shè)備故障及整站SCD文件的檢查提供了測(cè)試手段，為系統(tǒng)可靠運(yùn)行提供保障。

附圖說明

圖1是本發(fā)明的電路框圖；

圖2是由本發(fā)明構(gòu)成的智能變電站二次設(shè)備場(chǎng)景測(cè)試系統(tǒng)連接圖。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳述。

一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，如圖1所示，包括ARM模塊、DSP模塊和FPGA模塊，ARM模塊通過HPI總線與DSP模塊相連接，實(shí)現(xiàn)數(shù)據(jù)傳輸及配置數(shù)據(jù)功能，ARM模塊能夠?qū)⑸衔粰C(jī)設(shè)置的配置信息實(shí)時(shí)更新給DSP模塊；DSP模塊與FPGA模塊通過并行總線相連接，DSP通過16位地址線對(duì)FPGA進(jìn)行尋址訪問，并通過16位數(shù)據(jù)總線對(duì)FPGA進(jìn)行讀寫操作，傳輸輸出的仿真數(shù)據(jù)。下面分別對(duì)三個(gè)主要模塊進(jìn)行說明：