[發明專利]通過角落植入調整鰭狀晶體管的閾值電壓

有效

• 申請號: 201210303644.9
• 申請日: 2012-08-23
• 公開（公告）號: CN102956449A
• 公開（公告）日: 2013-03-06
• 發明（設計）人: T·巴爾道夫;A·魏;T·赫爾曼;S·弗萊克豪斯基;R·伊爾根
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/28;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本揭示內容大體有關于包含具有雙柵極或三柵極架構(FinFET)的晶體管組件的高度精密集成電路。

背景技術

先進集成電路(例如，CPU、儲存裝置、ASIC(特殊應用集成電路)及其類似者)的制造要求根據指定的電路布局在給定的芯片區域上形成大量的電路組件，其中場效應晶體管為一種電路組件的重要類型，其實質決定集成電路的效能。一般而言，目前實施的工藝技術有多種，其中對于含有場效應晶體管的多種復雜電路，MOS技術是目前最有前途的方法之一，因為由操作速度及/或耗電量及/或成本效率看來，它具有優越的特性。在使用MOS技術制造復雜的集成電路期間，會在包含結晶半導體層的基板上形成數百萬個晶體管，例如，N型信道晶體管與P型信道晶體管。不論是否考慮N型信道晶體管或P型信道晶體管，場效應晶體管都包含所謂的PN接面，該PN接面是由位在被稱作漏極及源極區的重度摻雜區與輕度摻雜或無摻雜區(例如，經配置成與重度摻雜區相鄰的信道區)的接口形成。在場效應晶體管中，形成于該信道區附近以及通過細薄絕緣層而與該信道區隔開的柵電極可用來控制信道區的導電率，亦即，導電信道的驅動電流能力。在因施加適當的控制電壓至柵電極而形成導電信道后，除了別的以外，該信道區的導電率取決于摻雜物濃度、電荷載子的遷移率(mobility)、以及對平面型晶體管架構而言，取決于漏極區與源極區的距離，此一距離也被稱作信道長度。

由于有實質無限的可用性、已熟悉硅及相關材料和工藝的特性、以及50年來累積的經驗，目前極大多數的集成電路皆以硅為基礎。因此，對于設計成可量產的未來電路世代，硅可能仍為可供選擇用來設計成可量產未來電路世代的材料。硅在制造半導體裝置有主導重要性的理由之一是硅/二氧化硅接口的優越特性，它使得不同的區域彼此在可靠的電氣絕緣。硅/二氧化硅接口在高溫很穩定，從而允許后續高溫工藝的效能，例如像退火循環(anneal?cycle)所要求的，可激活摻雜物及糾正晶體損傷而不犧牲接口的電氣特性。

基于以上所提出的理由，二氧化硅在場效應晶體管中最好用來作為隔開柵電極(常由多晶硅或含金屬材料構成)與硅信道區的柵極絕緣層。在穩定地改善場效應晶體管的裝置效能下，已持續減少信道區的長度以改善切換速度及驅動電流能力。由于晶體管效能受控于施加至柵電極的電壓，該電壓可使信道區的表面反轉成有夠高的電荷密度用以對于給定的供給電壓可提供想要的驅動電流，必須維持有一定程度的電容耦合(capacitive?coupling)，由柵電極、信道區及配置于其間的二氧化硅所形成的電容器提供。結果，減少用于平面型晶體管組態的信道長度要求增加電容耦合以避免在晶體管操作期間有所謂的短信道行為。該短信道行為可能導致泄露電流增加以及導致閾值電壓依賴信道長度。閾值電壓為在該信道區開始形成導電信道時施加于柵電極、晶體管主體之間的電壓。有相對低供給電壓從而減少閾值電壓的積極縮小型晶體管裝置可能受苦于泄露電流的指數增加同時也需要增強柵電極與信道區的電容耦合。因此，必須對應地減少二氧化硅層的厚度以在柵極與信道區之間提供必要的電容。由電荷載子直接穿隧通過超薄二氧化硅柵極絕緣層造成的相對高泄露電流可能達相當氧化物厚度在1至2納米之間的數值，這與效能驅動電器(performance?driven?circuit)的要求不一致。

鑒于進一步的裝置縮放有可能基于已知的材料，已有人提出可提供“三維”架構的新晶體管組態，企圖得到想要的信道寬度同時保留電流流經信道區的優異可控性。為此目的，已有人提出有薄銀或硅制鰭片形成于基板的硅層的所謂FinFET，其中是提供柵極介電材料及柵電極材料于兩個側壁上，若需要也于正面上，由此實現其信道區完全空乏化(fully?depleted)的多柵極晶體管。為了方便，用于本文的術語多柵極晶體管與FinFET為可互換的術語。通常，在精密的應用中，硅鰭片的寬度約有10至25納米的大小以及它的高度約有30至40納米的大小。在用于形成FinFET的一些習知方法中，形成該等鰭片為長形裝置特征，接著是沉積柵電極材料，有可能結合任何間隔體，之后，通過磊晶成長硅材料可“合并”鰭片的端部，這可能導致復雜的工藝，從而也可能增加所得漏極/源極區的整體外部電阻(overall?external?resistance)。