[發明專利]晶體管的形成方法

在審

• 申請號: 201210299790.9
• 申請日: 2012-08-21
• 公開（公告）號: CN103632969A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 涂火金;何有豐;金蘭
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種晶體管的形成方法。

背景技術

晶體管作為最基本的半導體器件目前正被廣泛應用，隨著半導體器件的元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短；然而，晶體管的柵極尺寸變短會使晶體管產生短溝道效應，進而產生漏電流，最終影響半導體器件的電學性能。目前，現有技術主要通過提高晶體管溝道區的應力，以提高載流子遷移，進而提高晶體管的驅動電流，減少晶體管中的漏電流。

現有技術提高晶體管溝道區的應力的方法為，在晶體管的源/漏區形成應力襯墊層，其中，PMOS晶體管的應力襯墊層的材料為硅鍺（SiGe），硅和硅鍺之間因晶格失配形成的壓應力，從而提高PMOS晶體管的性能；NMOS晶體管的應力襯墊層的材料為碳化硅（SiC），硅和碳化硅之間因晶格失配形成的拉應力，從而提高NMOS晶體管的性能。

現有技術具有應力襯墊層的晶體管形成過程的剖面結構示意圖，如圖1至圖3所示，包括：

請參考圖1，提供半導體襯底10，在所述半導體襯底10表面形成柵極結構11。所述柵極結構11包括：所述半導體襯底10表面的柵介質層14，所述柵介質層14表面的柵電極層15，以及所述柵電極層15兩側的半導體襯底10表面的側墻16。

請參考圖2，在所述柵極結構11兩側的半導體襯底10內形成開口12。所述開口12為西格瑪（Σ，sigma）形，即所述開口12的側壁與半導體襯底10的表面構成西格瑪形，所述開口12側壁上的頂角向所述柵極結構11下方的半導體襯底10內延伸。

請參考圖3，在所述開口12內形成應力襯墊層13，所述應力襯墊層13的材料為硅鍺或碳化硅。

需要說明的是，為了使應力襯墊層13與半導體襯底10之間的晶格更為匹配，現有技術在應力襯墊層13和半導體襯底10之間形成過渡層14，所述過度層14的材料與所述應力襯墊層13的材料相同，且所述過渡層14內的碳或鍺的原子百分比濃度小于所述應力襯墊層13。

然而，以現有技術形成的具有應力襯墊層的晶體管的閾值電壓過高，性能不良。

更多具有應力襯墊層的晶體管請參考公開號為US?2011256681A1的美國專利文件。

發明內容

本發明解決的問題是提供一種晶體管的形成方法，使所形成的晶體管的閾值電壓減小，改善性能。

為解決上述問題，本發明提供一種晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有柵極結構；在所述柵極結構兩側的半導體襯底內形成開口；在所述開口的側壁和底部表面形成第一襯墊層，所述第一襯墊層的材料為硅鍺或碳化硅，所述第一襯墊層內具摻雜離子，所述摻雜離子為P型離子或N型離子；在所述第一襯墊層表面形成填充滿所述開口的第二襯墊層，所述第二襯墊層的材料與第一襯墊層一致，且所述第二襯墊層內的鍺或碳的原子百分比濃度比第一襯墊層高，所述第二襯墊層內具有與第一襯墊層內相同的摻雜離子，且第二襯墊層內的摻雜離子濃度比第一襯墊層高。

可選地，所述第一襯墊層和第二襯墊層的材料為硅鍺時，所述摻雜離子為硼或銦。

可選地，所述第一襯墊層內的硼或銦的摻雜濃度為1E17原子/立方厘米-1E19原子/立方厘米，所述第二襯墊層內的硼或銦的摻雜濃度為1E19原子/立方厘米-1E21原子/立方厘米。

可選地，所述第一襯墊層內鍺的原子百分比濃度為1%-25%，所述第二襯墊層內鍺的原子百分比濃度為25%-45%。

可選地，所述第一襯墊層和第二襯墊層的材料為碳化硅時，所述摻雜離子為磷或砷。

可選地，所述第一襯墊層內的磷或砷的摻雜濃度為1E17原子/立方厘米-1E19原子/立方厘米，所述第二襯墊層內的磷或砷的摻雜濃度為1E19原子/立方厘米-1E21原子/立方厘米。

可選地，所述第一襯墊層內碳的原子百分比濃度為0.05%-1%，所述第二襯墊層內鍺的原子百分比濃度為1%-10%。

可選地，所述第一襯墊層和第二襯墊層的形成工藝為選擇性外延沉積工藝。

可選地，選擇性外延沉積工藝的溫度為500攝氏度-800攝氏度，氣壓為1托-100托。

可選地，所述選擇性外延沉積工藝的氣體包括SiH₄或SiH₂Cl₂，所述SiH₄或SiH₂Cl₂的流量為1sccm-1000sccm。