[發明專利]一種底部隔離電荷補償結構半導體晶片及其制備方法

無效

• 申請號: 201210298991.7
• 申請日: 2012-08-21
• 公開（公告）號: CN103633138A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及到一種底部隔離電荷補償結構半導體晶片，本發明還涉及一種底部隔離電荷補償結構半導體晶片的制備方法。

背景技術

能實現高耐壓和低導通電阻的半導體晶片結構為呈現柱狀的P型半導體和N型半導體區域交替并排設置的結構，柱狀的P型半導體和N型半導體垂直于晶片表面。通過將P型半導體和N型半導體的雜質濃度和寬度設定為希望值，在施加反向壓降時能夠實現高耐壓。此種結構稱作電荷補償結構。

電荷補償結構半導體晶片用于制造的半導體器件在反向偏壓下，器件的峰值電場出現在柱狀半導體材料底部，一定程度上影響器件的反向阻斷特性。

發明內容

本發明針對上述問題提出，提供一種底部隔離電荷補償結構半導體晶片及其制備方法。

一種底部隔離電荷補償結構半導體晶片，其特征在于：包括：襯底層，為第一導電類型半導體材料；漂移層，為第一導電類型半導體材料，位于襯底層之上，漂移層中襯底層垂直方向上分布條狀第二導電類型半導體材料，在條狀第二導電類型半導體材料底部具有絕緣材料。?

一種底部隔離電荷補償結構半導體晶片的制備方法，其特征在于：在襯底層表面形成第一導電類型半導體材料外延層；在外延層中形成多個溝槽；在溝槽內淀積絕緣材料，然后反刻蝕絕緣材料；通過外延層生長形成第二導電類型半導體材料外延層，對表面進行平整化處理。

本發明的一種底部隔離電荷補償結構半導體晶片，在半導體漂移層中條狀電荷補償半導體材料底部引入厚絕緣材料，提高半導體晶片反向偏壓阻斷能力。

附圖說明

圖1為本發明的一種底部隔離電荷補償結構半導體晶片的第一種剖面示意圖；

圖2為本發明的一種底部隔離電荷補償結構半導體晶片的第二種剖面示意圖。

其中，1、襯底層；2、N型半導體硅材料；3、P型半導體硅材料；4、二氧化硅。

具體實施方式

實施例1

圖1為本發明的一種底部隔離電荷補償結構半導體晶片的第一種剖面示意圖，下面結合圖1詳細說明本發明的半導體裝置。

一種電荷補償結構半導體晶片，包括：襯底層1，為N導電類型半導體硅材料，磷原子的摻雜濃度為1E20cm^-3；N型半導體硅材料2，位于襯底層1之上，為N傳導類型的半導體硅材料，厚度為40μm，磷原子的摻雜濃度為1E16cm^-3；P型半導體硅材料3，位于N型半導體硅材料2中，為P傳導類型的半導體硅材料，寬度為2μm，水平間距為2μm，高度為38μm，硼原子的摻雜濃度為1E16cm^-3；二氧化硅2，位于P型半導體硅材料3底部，厚度為3μm。

其制作工藝包括如下步驟：

第一步，在襯底層1表面生長磷原子摻雜外延層，形成N型半導體硅材料2，然后進行淀積氮化硅層，通過光刻腐蝕工藝去除表面部分氮化硅層；

第二步，通過各向異性干法刻蝕工藝，在N型半導體硅材料2中形成多個溝槽；

第三步，在溝槽內淀積二氧化硅2，然后反刻蝕二氧化硅2；

第四步，通過定向外延層生長形成P型半導體硅材料3，對表面進行平整化處理，如圖1所示。

實施例2

圖2為本發明的一種底部隔離電荷補償結構半導體晶片的第二種剖面示意圖，下面結合圖2詳細說明本發明的半導體裝置。

一種電荷補償結構半導體晶片，包括：襯底層1，為N導電類型半導體硅材料，磷原子的摻雜濃度為1E20cm^-3；N型半導體硅材料2，位于襯底層1之上，為N傳導類型的半導體硅材料，厚度為40μm，磷原子的摻雜濃度為1E16cm^-3；P型半導體硅材料3，位于N型半導體硅材料2和襯底層1中，為P傳導類型的半導體硅材料，寬度為2μm，水平間距為2μm，高度為43μm，硼原子的摻雜濃度為1E16cm^-3；二氧化硅2，位于P型半導體硅材料3底部，厚度為3μm。

其制作工藝包括如下步驟：

第一步，在襯底層1表面生長磷原子摻雜外延層，形成N型半導體硅材料2，然后進行淀積氮化硅層，通過光刻腐蝕工藝去除表面部分氮化硅層；

第二步，通過各向異性干法刻蝕工藝，在N型半導體硅材料2中形成多個溝槽；

第三步，在溝槽內淀積二氧化硅2，然后反刻蝕二氧化硅2；

第四步，通過定向外延層生長形成P型半導體硅材料3，對表面進行平整化處理，如圖2所示。

通過上述實例闡述了本發明，同時也可以采用其它實例實現本發明，本發明不局限于上述具體實例，因此本發明由所附權利要求范圍限定。