[發(fā)明專利]半導體元件

有效

• 申請?zhí)枺?/td>: 201210296012.4
• 申請日: 2012-08-17
• 公開（公告）號: CN103594521B
• 公開（公告）日: 2017-03-01
• 發(fā)明（設計）人: 游家華;張民杰;張榮芳
• 申請（專利權）人: 瀚宇彩晶股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/417
• 代理公司: 北京潤平知識產權代理有限公司11283
• 代理人: 陳瀟瀟,南毅寧

技術領域

本發(fā)明是關于一種半導體元件，特別是關于一種薄膜電晶體元件。

背景技術

請參照圖1所示，其顯示已知薄膜電晶體9的剖視圖，包括基板91、柵極92、絕緣層93、通道層94、源極95及漏極96。

該薄膜電晶體9的操作方式為通過控制該柵極92的電壓使得該通道層94電性開啟（ON）或關閉（OFF），當開啟時顯示數(shù)據信號通過該源極95到達該漏極96，得以顯示數(shù)據圖像。當關閉時顯示數(shù)據信號無法通過該源極95到達該漏極96，無法顯示數(shù)據圖像。

已知薄膜電晶體9中，該通道層94是為非晶硅（amorphous?silicon）材料所制成，然而非晶硅薄膜電晶體具有較低的遷移率（mobility）及可靠度。因而，近年來提出了以金屬氧化物半導體作為通道層的金屬氧化物半導體薄膜電晶體（metal?oxide?semi-conductor?thin?film?transistor）。

然而，如果單純的將圖1中的通道層94以金屬氧化物來替換，則會出現(xiàn)下列問題：由于該源極95、該漏極96及該通道層94具有較低的蝕刻選擇比。該源極95及該漏極96是在該通道層94形成后才制作，因此在針對該源極95及該漏極96進行蝕刻時，會造成該通道層94的過蝕刻而影響其操作特性。此外，圖1的結構中，該源極95及該漏極96是利用同一道工藝所制作，因此位于同一平面而不易增加主動層的通道寬長比（W/L）。

有鑒于此，本發(fā)明還提供一種薄膜電晶體結構，其可有效避免金屬氧化物半導體通道層在工藝中受到蝕刻液的影響，并可提高通道寬長比。

發(fā)明內容

本發(fā)明的一目的在提供一種半導體元件，其具有較高的通道寬長比（channel?width/length?ratio）。

本發(fā)明另一目的在提供一種半導體元件，其具有一封閉式源極/漏極或一形源極/漏極。

本發(fā)明另一目的在提供一種半導體元件，其源極及漏極并非由同一道工藝所制作，因而源極及漏極并非位于一共同平面。

本發(fā)明另一目的在提供一種金屬氧化物薄膜電晶體，其可避免在工藝中對金屬氧化物半導體通道層（metal?oxide?semiconductor?channel?layer）造成過蝕刻。

本發(fā)明提供一種半導體元件，包括第一導電層、絕緣層、第二導電層、通道層、保護層及第三導電層。該絕緣層覆蓋該第一導電層。該第二導電層形成在該絕緣層上且內部具有開口。該通道層形成在該第二導電層的該開口上并完全覆蓋該開口。該保護層形成在該通道層上方且覆蓋該通道層，并具有通孔位于該第二導電層的該開口內。該第三導電層形成在該通孔內并自該通孔向外延伸而出。

本發(fā)明還提供一種半導體元件，包括第一導電層、絕緣層、第二導電層、通道層、保護層、第三導電層及透明電極層。該絕緣層覆蓋該第一導電層。該第二導電層形成在該絕緣層上且內部具有開口。該通道層形成在該第二導電層的該開口上并完全覆蓋該開口。該保護層形成在該通道層上方且覆蓋該通道層，并具有通孔位于該第二導電層的該開口內。該第三導電層形成在該通孔內。該透明電極層耦接該第三導電層并自該第三導電層向外延伸而出。

本發(fā)明還提供一種半導體元件，包括第一導電層、絕緣層、第二導電層、通道層、保護層及第三導電層。該絕緣層覆蓋該第一導電層。該第二導電層形成在該絕緣層上且具有第一部分、第二部分及第三部分；其中該第二部分及該第三部分自該第一部分垂直地延伸而出。該通道層形成在該第一部分、該第二部分及該第三部分內并覆蓋部分該第一部分、該第二部分及該第三部分。該保護層形成在該通道層上方且覆蓋該通道層，并具有通孔位于該第二部分及該第三部分間。該第三導電層形成在該通孔內。

一實施例中，該通孔的周緣至該第二導電層的距離均相同，如此可使得該通孔的周緣均用作為半導體元件的主動層的通道寬度；其中，該距離例如為垂直距離或最短距離。

一實施例中，該通孔及該第二導電層的內緣被形成為矩形或正方形，并彼此相對。

一實施例中，還包括覆蓋層位于該保護層及該透明電極層間，以降低電極間的雜散電容。

一實施例中，該絕緣層與該第二導電層和/或該通道層與該第二導電層間還形成接觸層。

本發(fā)明實施例的半導體元件中，該通道層為金屬氧化物、非晶硅、多晶硅或單晶硅半導體通道層。將該源極及該漏極通過不同道工藝制作，可增加該源極的可制作范圍，以有較增加主動層的通道寬度。

附圖說明

圖1是已知薄膜電晶體的剖視圖；