[發(fā)明專利]抗輻照的三模冗余電路結(jié)構(gòu)

無效

• 申請(qǐng)?zhí)枺?/td>: 201210294539.3
• 申請(qǐng)日: 2012-08-17
• 公開（公告）號(hào): CN102820879A
• 公開（公告）日: 2012-12-12
• 發(fā)明（設(shè)計(jì)）人: 桂江華;徐睿;顧展弘;鄒文英;卓琳
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第五十八研究所
• 主分類號(hào): H03K19/003
• 分類號(hào): H03K19/003
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 殷紅梅

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件抗空間單粒子效應(yīng)的設(shè)計(jì)，尤其應(yīng)用在抗單粒子效應(yīng)的集成電路上。

背景技術(shù)

隨著科技的發(fā)展，人類對(duì)太空領(lǐng)域的研究會(huì)越來越多，對(duì)于航天器件的要求也會(huì)越來越高，其中可靠性是航天器件一個(gè)重要的指標(biāo)?？臻g輻射環(huán)境中的高能粒子引發(fā)的單粒子翻轉(zhuǎn)事件（Single?Event?Upset，簡(jiǎn)稱SEU）嚴(yán)重影響星載電子系統(tǒng)的可靠性。特別是隨著半導(dǎo)體器件的集成度不斷提高，特征尺寸及工作電壓不斷降低，導(dǎo)致SEU所需的臨界電荷越來越小，結(jié)果SEU發(fā)生的概率也越來越高。大多數(shù)集成電路采用工藝庫的加固設(shè)計(jì)，它是提高系統(tǒng)可靠性的有效手段。

抗輻照設(shè)計(jì)也就是提高系統(tǒng)的可靠性設(shè)計(jì)。就具體的集成電路設(shè)計(jì)而言，一般的商用工藝庫抗輻照特性較差，我們可以采用一些特殊的結(jié)構(gòu)組成底層單元，這就是所謂的工藝庫加固設(shè)計(jì)。采用加固的工藝庫進(jìn)行集成電路設(shè)計(jì)是一種很好的抗輻照設(shè)計(jì)方法，但是要完全的抑制單粒子故障的產(chǎn)生是不現(xiàn)實(shí)的。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供了一種抗輻照的三模冗余電路結(jié)構(gòu)，它是一種全電路的三模冗余(Triple?Module?Redundancy，簡(jiǎn)稱TMR)結(jié)構(gòu)，提高了電路的可靠性。

按照本發(fā)明提供的技術(shù)方案，所述抗輻照的三模冗余電路結(jié)構(gòu)包括：輸入端口、輸出端口、時(shí)鐘復(fù)位端口、組合邏輯電路、D觸發(fā)器單元和輸出D觸發(fā)器單元，其特征在于：所述組合邏輯電路、D觸發(fā)器單元和輸出D觸發(fā)器單元為將原電路的組合邏輯電路、D觸發(fā)器單元和輸出D觸發(fā)器單元復(fù)制三份得到的三路組合邏輯電路、三個(gè)D觸發(fā)器單元和三個(gè)輸出D觸發(fā)器單元；所述輸入端口連接三路組合邏輯電路的輸入端，三路組合邏輯電路的輸出端分別連接三個(gè)D觸發(fā)器單元的D輸入端，每個(gè)D觸發(fā)器單元的Q端都與三個(gè)表決器的輸入端相連；三個(gè)表決器的輸出依舊分別輸入給各自的組合邏輯電路；時(shí)鐘和復(fù)位信號(hào)也同樣復(fù)制成三路，通過時(shí)鐘復(fù)位端口連接D觸發(fā)器單元和輸出D觸發(fā)器單元的時(shí)鐘復(fù)位輸入端；最終的三路邏輯輸出連接到輸出表決器，輸出表決器連接到所述輸出端口，所述最終的三路邏輯輸出包括兩部分：三路組合邏輯電路的直接輸出通過第一輸出表決器連接到第一輸出端口，三路組合邏輯電路分別經(jīng)三個(gè)輸出D觸發(fā)器單元的輸出通過第二輸出表決器連接到第二輸出端口；所述三個(gè)表決器和輸出表決器的輸入輸出邏輯為：三個(gè)輸入信號(hào)中有兩個(gè)或以上為1時(shí)，輸出為1，有一個(gè)或以下為1時(shí)輸出為0。

所述表決器、輸出表決器的邏輯結(jié)構(gòu)包括：第一輸入端連接到第一與門和第三與門的輸入端，第二輸入端連接到第一與門和第二與門的輸入端，第三輸入端連接到第二與門和第三與門的輸入端，所述第一與門、第二與門和第三與門的輸出端連接到與非門的輸入端，經(jīng)過所述與非門輸出。

本發(fā)明的優(yōu)點(diǎn)是：利用冗余的模塊去屏蔽已發(fā)生故障對(duì)整個(gè)電路的影響。而且三模冗余電路結(jié)構(gòu)可借助相關(guān)軟件生成，提高了電路設(shè)計(jì)的效率，同時(shí)使整個(gè)電路的抗輻照性能得到極大提升。

附圖說明

圖1是TMR中表決器的結(jié)構(gòu)和真值表。

圖2是三模冗余前的電路示意。

圖3是三模冗余后的電路示意。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明專利作進(jìn)一步說明。

冗余設(shè)計(jì)就是利用冗余的模塊去屏蔽已發(fā)生故障對(duì)整個(gè)電路的影響，它需要增加硬件的開銷。三模冗余電路結(jié)構(gòu)是由三個(gè)相同的工作模塊與多數(shù)表決器組成，多數(shù)表決器的輸出與三個(gè)輸入的多數(shù)相一致，其表決原則是三中取二，即電路中有兩個(gè)或兩個(gè)以上的模塊工作正常時(shí)，整體電路功能就正常，從而將單個(gè)模塊故障消除。TMR的表決器如圖1所示，其邏輯結(jié)構(gòu)包括：第一輸入端A連接到第一與門和第三與門的輸入端，第二輸入端B連接到第一與門和第二與門的輸入端，第三輸入端C連接到第二與門和第三與門的輸入端，所述第一與門、第二與門和第三與門的輸出端連接到與非門的輸入端，經(jīng)過所述與非門輸出V。從其結(jié)構(gòu)圖和真值表中能夠看到，相同的信號(hào)復(fù)制成了A，B，C三份，若A，B，C中有一路出錯(cuò)，得到的結(jié)果V還是正確的，從而提高了電路的可靠性。